2014计算机组成原理总复习(3).pptVIP

第九章 输入输出系统 P212 5.17某系统对输入数据进行取样处理，每抽取一个输入数据，CPU就要中断处理一次，将取样数据存至存储器的缓冲区，这个过程需要P秒。此外，缓冲区每存储N个数据主程序就要将其取出进行处理，这个过程需要Q秒，问该系统可以每秒跟踪多少次中断。 【解】由题意可知，每采样一次，平均所需要的时间为 T=P+Q/N秒 故每秒所能跟踪的次数为1/T=N/(NP+Q) P213 5.31 5.31某外设向CPU传送信息的最高频率为40 000次/秒，而相应的中断处理程序执行时间为40us，试问该外设是否可用程序中断方式与主机交换信息？Why？ 【解】由题意可知，外设每次中断发出的间隔时间为 1/40000秒，即106/40000us=25us，而中断处理需要40us 表示上次中断还未处理完成，又来新的中断，CPU不能及时响应，会造成外设数据丢失，故不能采用中断方式与主机交换数据。 P213 5.27(略) 第9章 总线系统 ①总线的定义，意义 ②总线带宽的运算（**） 第八章 系统总线 P66 3.3(略)，3.10(略) 3.14设总线的时钟频率为8MHZ，一个总线周期等于一个时钟周期。如果一个总线周期中并行传送16位数据，试问总线的带宽是多少？ 【解】由题意可知，总线频率即为时钟频率为8MHZ 一个总线周期传送16b数据，即2B数据，一秒钟能传送的数据位2B*8M=16MB 故总线的带宽为16MB/S * * * P335-7.8 7.8设某机器字长16位，每个操作数的地址码为6位，设操作码长度固定，指令分为零地址、一地址和二地址三种格式。若零地址指令有M种，一地址指令有N种，则二地址指令最多有几种？若操作码位数可变，则二地址指令最多允许有几种。 【解】指令格式如图所示，设二地址指令有X条 ①操作码长度固定。由于操作码长4位，则表示的所有指令条数为24=16，即X=16-M-N，当M和N取最小值1时，X最大，且X=14，即二地址指令最多14条。 OP(4位) A2(6位) A1(6位) P335-7.8 7.8设某机器字长16位，每个操作数的地址码为6位，设操作码长度固定，指令分为零地址、一地址和二地址三种格式。若零地址指令有M种，一地址指令有N种，则二地址指令最多有几种？若操作码位数可变，则二地址指令最多允许有几种。 【解】指令格式如图所示，设二地址指令有X条 ②操作码长度可变。 存在不等式((24-X)26-N)26≥M，即X≤16-(M/212+N/26) 故当后式小于1时，X最大，且Xmax=15 OP(4位) A2(6位) A1(6位) 寻址方式 求下列指令中源操作数的寻址方式。 MOV R1,200H 立即寻址方式 MOV R1,[200H] 直接寻址方式 ADD R1,R2 寄存器寻址方式 ADD R1,[R2] 寄存器间接寻址方式 第5章 中央处理CPU ①控制器的组成 ②指令执行过程 ③数据通路（**） ④机器指令与微指令的关系(**) ⑤控制器原理 微程序控制器（*） 硬布线控制器（了解与微程序控制方式的区别） 第五章 中央处理部件CPU P420 10.2 写出完成下列指令的微操作及节拍安排(包括取值操作) ①指令ADD R1，X完成将R1寄存器的内容和主存X单元的内容相加结果存于R1的操作； ②指令ISZ X完成将主存单元X单元内容增1，并根据其结果若为0，则跳过下一条指令执行 【解】 此题仅考虑每条指令执行所需要的数据通路和控制信号，忽略节拍安排。 P420 10.2 10.2 ADD R1，X 。 【功能分析】将R1寄存器的内容和主存X单元的内容相加结果存于R1的操作。 【步骤】 ①取指周期：取出指令 ②间址周期：取X ③执行周期：送操作数、运算并送结果 P420 10.2 10.2 ADD R1，X 。 ①取指周期数据通路及信号 PC→MAR：PCo,MARi M(R)→MDR ：R MDR→IR：MDRo,IRi PC+1：PC+1 P420 10.2 10.2 ADD R1，X 。 ②间址周期，取X送MDR AD→MAR：Ad-MAR M(R)→MDR ：R ③执行周期：送操作数、运算并送结果 MDR →ALU：MDRo,ALUi R1 →Y，+：R1o,Yi，+ Z →R1：Zo,R1i P420 10.2 10.2 ISZ X 。 【功能分析】将主存单元X单元内容增1，并根据其结果若为0，则跳过下一条指令执行。 【步骤】 ①取指周期：取出指令 ②间址周期：取X ③执行周期：送操作数、运算并送结果 ④转移周期 P420 10.2 10.2 ISZ X 。 ①取指周期数据通路及信号 PC→MAR：