第四总线结构和时序.pptVIP

第四章 8086CPU总线结构和时序 4.1 8086系统总线结构 4.1 8086系统总线结构 4.2 8086系统总线时序 4.2 8086系统总线时序 4.2 8086系统总线时序 T3和T4之间插入若干个TW等待周期。 在两个总线周期之间插入若干个T1时钟周期。 两种特殊情况： * 4.1 8086系统总线结构 4.2 8086系统总线时序 两级总线： 微处理器级总线——CPU的输入输出引脚； 系统级总线——CPU通过微处理器级总线和其它逻辑电路连接组成主机板系统，形成系统级总线。 总线 控制 逻辑 ROM RAM 协处理器 RT/COMS RAM I/O 接 口 板 组 键盘 磁盘驱动器 网卡 CRT显示器 打印机 微处理器 MODEM 鼠标 主机板 系统总线 微机系统硬件组成图 微计算机的硬件结构（冯.诺依曼结构） 从功能或逻辑的角度，微型计算机的硬件由运算器、控制器、存储器、输入设备、输出设备五大部分组成。 运算器 控制器 MPU 存储器 输出设备 I/O接口 输入设备 A.BUS D.BUS C.BUS 系统总线 读、写操作 l?T状态（时钟周期）：CPU处理动作的最小单位位时间。就是时钟信号CLK的周期。它与CPU的时钟频率有关。T=1/f时钟 ，如果f时钟 =5Mhz，那么T=200ns。 l?总线周期（机器周期）：C