集成电路制备工艺课件(PPT 40页).ppt

* 集成电路生产工艺：制膜 氧化工艺 氧化膜的生长方法，硅片放在1000C左右的氧气气氛中生长氧化层。 选择SiO2的原因 理想的电绝缘材料：eg大于8eV 化学性质非常稳定 室温下只与氢氟酸发生化学反映 能很好的附着在大多数材料上 可生长或淀积在硅圆片上 氧化膜的用途 光刻掩蔽（扩散掩蔽层，离子注入阻挡层） MOS管的绝缘 栅材料 电路隔离或绝缘介质，多层金属间介质 电容介质材料 器件表面保护或钝化膜 湿氧氧化：氧化速率高但结构略粗糙，制备厚二氧化硅薄膜 干氧氧化：结构致密但氧化速率极低 * 集成电路生产工艺：制膜 SiO2的制备方法 热氧化法 干氧氧化 水蒸汽氧化 湿氧氧化 干氧－湿氧－干氧(简称干湿干)氧化法 氢氧合成氧化 化学气相淀积法 热分解淀积法 溅射法 * 集成电路生产工艺：制膜 化学汽相淀积(CVD) 化学汽相淀积(Chemical Vapor Deposition)：通过气态物质的化学反应在衬底上淀积一层薄膜材料的过程 CVD技术特点： 具有淀积温度低、薄膜成分和厚度易于控制、均匀性和重复性好、台阶覆盖优良、适用范围广、设备简单等一系列优点 CVD方法几乎可以淀积集成电路工艺中所需要的各种薄膜，例如掺杂或不掺杂的SiO2、多晶硅、非晶硅、氮化硅、金属(钨、钼)等 * 集成电路生产工艺：制膜 常用的CVD技術有： (1) 常压化学气相淀积（APCVD）； (2) 低压化學气相淀积（LPCVD）； (3) 等离子增强化學气相淀积（PECVD） 较为常见的CVD薄膜包括有：  二氧化硅（通常直接称为氧化层）  氮化硅  多晶硅  难熔金属与这类金属之其硅化物 * 集成电路生产工艺：制膜 物理气相淀积（PVD） PVD主要是一种物理制程而非化学制程。此技术一般使用氩等钝气体，在高真空中将氩离子加速以撞击溅镀靶材后，可将靶材原子一个个溅击出来，并使被溅击出来的材质（通常为铝、钛或其合金）如雪片般沉积在晶圆表面。　PVD以真空、溅射、离子化或离子束等方法使純金属揮發，与碳化氫、氮气等气体作用，加熱至400～600℃（約1～3小時）後，蒸鍍碳化物、氮化物、氧化物及硼化物等1～10μm厚之微細粒狀薄膜。　PVD可分為三种技術： (1)蒸鍍（Evaporation）； (2)分子束外延成長（Molecular Beam Epitaxy MBE）； (3)濺鍍（Sputter） * * Contents 集成电路的定义 集成电路的分类 集成电路的工艺 * 集成电路定义 集成电路（integrated circuit）是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起，制作在一小块或 几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、 低功耗和高可靠性方面迈进了一大步。它在电路中用字母“IC”表示。 * 集成电路分类 按其功能结构：可以分为模拟集成电路、数字集成电路和数/模混合集成电路三大??集成电路类。 按制作工艺：半导体集成电路和膜集成电路。 按导电类型：双极型集成电路和单极型集成电路，他们都是数字集成电路。 * 集成电路分类 按集成度高低： 小规模集成电路：SSI 英文全名为 Small Scale Integration, 逻辑门10个以下 或 晶体管 100个以下。 中规模集成电路：MSI 英文全名为 Medium Scale Integration, 逻辑门11~100个 或 晶体管 101~1k个。 大规模集成电路：LSI 英文全名为 Large Scale Integration, 逻辑门101~1k个 或 晶体管 1,001~10k个。 超大规模集成电路：VLSI 英文全名为 Very large scale integration, 逻辑门1,001~10k个 或 晶体管 10,001~100k个。 特大规模集成电路：ULSI 英文全名为 Ultra Large Scale Integration, 逻辑门10,001~1M个 或 晶体管 100,001~10M个。 巨大规模集成电路：GLSI 英文全名为 Giga Scale Integration, 逻辑门1,000,001个以上 或 晶体管10,000,001个以上。 * 集成电路生产工艺 前部工序的主要工艺 1. 图形转换：将设计在掩膜版(类似于照相底片)上的图形转移到半导体单晶片上 2. 掺杂：根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等 3. 制膜：制作各种材料的薄膜 *