计算机组成原理结构课程设计.docVIP

静态存贮器RAM 问题的提出和设计思想 问题的提出 存储器是计算机系统中的记忆设备，用来存放程序和数据。随着计算机的发展，存储器在系统中的地位越来越重要。由于超大规模集成电路的制作技术，使CPU的速度变得惊人的高，而存储器的取数和存数的速度与它很难适配，这使计算机系统的运行速度在很大程度上受存储器速度的制约。此外，由于I/O设备不断增多，如果它们与存储器交换信息都通过CPU来实现，这将大大降低CPU的工作效率。为此出现了I/O与存储器的直接存取方式（DMA），这也使存储器的地位更为突出。尤其在多处理机的系统中，各处理机本身都需与其主存交换信息，而且各处理机在互相通信中，也都需共享存放在存储器中的数据。 因此，存储器的地位就更为显要。当今，存储器的种类繁多，从不同的角度对存储器可作不同的分类。按存取方式可把存储器分为随机存储器、只读存储器、顺序存取存储器和直接存取存储器。RAM是一种可读、写存储器，其特点是存储器的任何一个存储单元的内容都可以随机存取，而且存取时间与存储单元的物理位置无关。计算机系统中的主存都采用这种随机存储器。由于存储信息原理不同，RAM又分为静态RAM（以触发器原理寄存信息）和动态RAM（以电容充电放电原理寄存信息）。 设计思想 本实验是为了实现对静态存储器RAM的模拟，使能更加深刻的了解随机存取存储器工作原理，同时熟悉在计算机中的设计和应用。 静态RAM是由很多基本存储电路组成，容量为单元数与数据线位数之乘积。为了选中某一个单元，往往利用矩阵式排列的地址译码电路。例如1K单元的内存需要10根地址线，其中5根用于行译码，另5根用于列译码，译码后的芯片内部排列成32条行选择线和32条列选择线，这样可选中1024个单元中的任何一个。而每一个单元的基本存储电路个数与数据线位相同，由于SRAM存储电路中MOS管数目多，故集成度较低，而芯片内部的T1、T2管组成的双稳态触发器必有一个是导通的，功耗也比DRAM大，这是SRAM的两个缺点。其优点是不需要刷新电路，从而简化了外部电路。 设计内容 本次实验是以2114为基本电路，2114是1K*4位，故一片可存储4096个bit，6管 存储电路，排成64*64烦人矩阵，因1K字需要地址线10位、即A0~A9,其中6根即A3~A8用于行译码、产生64根行选择线、4根即A0、A1、A2、A9用于列译码的产生64/4条选择线（即16条选择线，每条线同时接四位）存储的内部通过I/O电路与输入和输出的三态门数据总线相连。由线选信号CS和写允许信号WE一起控制这些三态门。当WE有效时，使输入三态门导通，信号由数据总线（即CPU总线）写入当WE为高时，则输入三态门打开，从存储器读出信号，送至总线。片选信号CS用于扩展静态存储器的字数，静态存储器的片选等允许地址和写入数据在时序上有一定要求，这些参数对于使用存储器是很重要的。2114芯片脚结构如图所示： —— 2114 VCC A7 A8 A9 I/O1 I/O2 I/O3 I/O4 WE 2114 —— A6 A5 A4 A3 A0 A1 A2 CS GND CS=0 片选讯号 WE=0 写入允许 WE=1 读出 I/O1~I/O4 数据输入输出端 A0~A9 为地址线 74LS244缓冲器驱动器是专为改善三态存储器地址驱动器，始终驱动器及面向总线接收接收器和发送器的性能和驱动能力而设计的。74LS244内部含有两组独立的4路输出三态门，每一组三态门有1个控制端G，G=0时，输出等于输入，G=1时，输出与输入之间呈高阻态。所谓三态是正常“0”态，正常“1”态和高阻态，它的真值表如下： G A*B Y 1 X Z 0 1 0 0 0 1 74LS244芯片脚结构如图所示： —— VCC 2G 1Y1 2A4 1Y2 2A3 1Y3 2A2 1Y4 2A1 74LS244 74LS244 —— 1G 1A1 2Y4 1A2 2Y3 1A3 2Y2 1A4 2Y1 GND 实验电路如图所示： 电路包含的元器件数量 实验设备： 计算机组成原理教学实验仪 一台 面包板 一块 元器件清单： 74LS244 两块 UPD2114 两块 调试情况和数据 为简化面包板与实验仪的连线及调试过程，我们将2114存储器地址线的高7位悬空置“1”，只将低3位接至逻辑开关以改变存储单元地址。 先将面包板与试验箱用线连接起来，将电路中的8个输入端，8个输