实验1数字逻辑电路设计.docVIP

实验一 组合逻辑电路设计 实验目的 掌握组合逻辑电路的功能测试 验证半加器与全加器的逻辑功能 学会二进制数的运算规律 实验器材 二输入四与非门 74LS00 四输入二与非门 74LS20 二输入四异或门 74LS86 实验内容 内容A 一位全加/全减器的实现 电路做加法还是做减法由M控制。当M=0时做加法运算，M=1时做减法运算，当作为全加器输入信号A、B和Cin分别作为加数、被加数和低位来的进位，S为和数，C0向上位的进位。当作为全减器输入信号A、B和Cin分别作为减数、被减数和低位来的借位，S为差数，C0向上位的借位。 A A B Cin 一位加/减法器S 一位加/减法器 S Co M M 内容C 舍入与检测电路的设计 用所给定的集成电路组件设计一个多输出逻辑电路，输入为8421码.F1为四舍五入输入信号，F2为奇偶检测输出信号。当输入的信号大于或等于（5）10时，电路输出F1=1，其他情况为0；当输入代码中含1的个数为奇数是，输出F2=1，其他情况为0.框图如图所示： F1F F1 F2 B8 B4 B2 B1 舍入与检测电路 实验步骤 内容A 一位全加/全减器的实现、 由要求得如下得： 真值表 输入 输出 M（控制） A B Cin（低位进） S（和） Co（进借位） 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 0 1 0 1 0 0 1 0 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 1 1 1 0 0 0 0 0 1 0 0 1 1 1 1 0 1 0 1 1 1 0 1 1 0 1 1 1 0 0 1 0 1 1 0 1 0 0 1 1 1 0 0 0 1 1 1 1 1 1 S的卡诺图 Co的卡诺图 MA BC 00 01 11 10 MA BC 00 01 11 10 00 0 1 1 0 00 0 1 1 0 01 1 0 0 1 01 1 0 0 1 11 0 1 1 0 11 0 1 1 0 10 1 0 0 1 10 1 0 0 1 化简得： 由S与Co 表达式画出电路图: 根据电路图，连接电路。接线后拨动开关，结果如图： 输入 输出 A B C 加法M=1 减法M=0 S Co S Co 0 0 0 0 0 0 0 0 0 1 1 0 1 1 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 0 0 1 1 1 1 1 1 1 内容C 舍入与检测电路的设计 由题意得： 真值表 A/B8 B/B4 C/B2 D/B1 F1 F2 0 0 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0 0 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 0 1 0 0 1 1 1 1 1 1 0 0 0 1 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 F1的卡诺图 F2的卡诺图 AB CD 00 01 11 10 AB CD 00 01 11 10 00 0 0 d 1 00 0 1 d 1 01 0 1 d 1 01 1 0 d 0 11 0 1 d d 11 0 1 d d 10 0 1 d d 10 1 0 d d 化简得： 由F1和F2表达式画出电路图 按照所示的电路图连接电路，将电路的输出端接实验台的开关，通过拨动开关输入8421代码，电路输出接实验台显示灯。每输出一个代码后观察显示灯，并记录结果如下表： 输入输出观察结果表 A B C D F1 F2 0 0 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0 0 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 0 1 0 0 1 1 1 1 1 1 0 0 0 1 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 实验体会 实验二 同步时序逻辑电路设计 实验目的 掌握同步时序逻辑电路的设计方法，验证所设计的同步时序逻辑电路，加深对“同步”“时序”两个名词的理解。 实验器材 74LS74 双D触发器组件两片 74LS73JK2 负沿双触发器组件2片 74LS00 二输入四与非门组件 2片 74LS02 二输入四或非门组件 1片 74LS10 三