计算机结构与逻辑设计6.1时序.ppt

电路功能 状态图看出，当输入X ＝0时，电路的4个状态按递增规律循环变化，即： 00→01→10→11→00→… 当X＝1时，电路的4个状态按递减规律循环变化，即： 00→11→10→01→00→… 可见，该电路既具有递增计数功能，又具有递减计数功能，是一个2位二进制同步可逆计数器。 画状态图时序图 5 4 7.4 异步时序逻辑电路的分析 异步时序电路：没有统一的时钟脉冲或没有时钟脉冲，电路的状态更新不是同时发生的。 分析的步骤如同步时序电路一样，就是两个方面还需要考虑： 1）要增加时钟方程， 2）后面每个触发器的变化都需要考虑当前触发器的时钟CP条件是否满足！ 例 异步时序电路的分析，需要增加时钟方程： 驱动方程： 写方程式 1 求状态方程 D触发器的特性方程： 将各触发器的驱动方程代入，即得电路的状态方程： 2 计算、列状态表 3 电路功能 由状态图可以看出，在时钟脉冲CP的作用下，电路的8个状态按递减规律循环变化，即： 000→111→110→101→100→011→010→001→000→… 电路具有递减计数功能，是一个3位二进制异步减法计数器。 画状态图、时序图 4 5 书上的例6讲解 讲解 自启动功能和分析 1. 自启动的定义：一个电路的状态循环只有一个，并且所有其他的状态都会最终到达这个循环中，我们称这样的电路具有自启动功能。 2. 区分有效循环和无效循环。 7.5 时序逻辑电路的设计 1. 给出具体要求的，如7进制计数器，要求进行设计 2. 给出波形图要求进行设计 3.给出功能描述要求设计。 在数字电路中，用来存放二进制数据或代码的电路称为寄存器。 寄存器是由具有存储功能的触发器组合起来构成的。 存放n位二进制代码的寄存器，需用n个触发器来构成。 按照功能的不同，可将寄存器分为基本寄存器和移位寄存器两大类。 基本寄存器只能并行送入数据，需要时也只能并行输出。 移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移。 寄存器 若干常用的时序电路 一 基本寄存器 1、单拍工作方式基本寄存器 只要送数控制时钟脉冲CP上升沿到来， 加在并行数据输入端的数据D0～D3，就立即被送入进寄存器中，即有： 2、双拍工作方式基本寄存器 （1）清零。CR=0，异步清零。即有： （2）送数。CR=1时，CP上升沿送数。即有： （3）保持。在CR=1、CP上升沿以外时间，寄存器内容将保持不变。 二 移位寄存器 1、单向移位寄存器 并行输出 时钟方程： 驱动方程： 状态方程： 并行输出 4位左移 移位寄存器 时钟方程： 驱动方程： 状态方程： 单向移位寄存器具有以下主要特点： （1）单向移位寄存器中的数码，在CP脉冲操作下，可以依次右移或左移。 （2）n位单向移位寄存器可以寄存n位二进制代码。n个CP脉冲即可完成串行输入工作。 （3）若串行输入端状态为0，则n个CP脉冲后，寄存器便被清零。 2、双向移位寄存器 M=0时右移 M=1时左移 3、集成双向移位寄存器74LS194 三 寄存器的应用 1、环形计数器 结构特点 即将FFn-1的输出Qn-1接到FF0的输入端D0。 工作原理 在输入计数脉冲CP的作用下，环形计数器的有效状态可以循环移位一个1，也可以循环移位一个0。 即当连续输入CP脉冲时，环形计数器中各个触发器的Q端或Q非端，将轮流地出现矩形脉冲。 能自启动的4位环形计数器 状态图 2、扭环形计数器 结构特点 状态图 即将FFn-1的输出Qn-1接到FF0的输入端D0。 自启动定义！ 能自启动的4位扭环形计数器 计算机结构与逻辑设计 7 时序逻辑电路分析 7.1 概述 时序逻辑电路简称时序电路， 是数字系统中非常重要的 一类逻辑电路。 常见的时序逻辑电路有计数器、寄存器和序 号发生器等。所谓时序逻辑电路是指电路此刻的输出不仅与电 路此刻的输入组合有关, 还与前一时刻的输出状态有关。 它是由门电路和记忆元件或反馈支路共同构成的。 1、时序电路的特点 时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。 时序电路 同步： 存储电路里所有触发器有一个统一的时钟源，它们的状态在同一时刻更新。 异步： 没有统一的时钟脉冲或没有时钟脉冲，电路的状态更新不是同时发生的。 2、时序电路的分类 3、时序电路逻辑功能的表示方法 时序电路的逻辑功能可用逻辑方程、状态表、卡诺图、状态图、时序图和逻辑图6种方式表示，这些表示方法在本质上是相同的，可以互相转换。 1) 逻辑方程： 输出方程 状态方程 激励方程 q 输出方程 激励方程组 状态方程组 逻辑方程组 方程例子： 输出方程 状态方程组 根据方程组