第04章组合逻辑电路(2012).ppt

用加法器设计组合电路 基本原理： 若能生成函数可变换成输入变量与输入变量相加 若能生成函数可变换成输入变量与常量相加 输 入 输 出 D C B A Y3 Y2 Y1 Y0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 0 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 0 0 1 1 1 0 1 0 1 1 0 0 0 0 1 1 0 1 0 0 1 0 1 1 1 1 0 1 0 1 0 0 0 1 0 1 1 1 0 0 1 1 1 0 0 例：将BCD的8421码转换为余3码 4-* 4.3 组合逻辑电路的冒险现象 此前讨论的组合逻辑电路设计都是在理想情况下进行的。实际上集成门和门与门之间的连线都有一定延迟时间，输入信号变化需要过渡时间，多个信号发生变化时也有先后和快慢的差异。受上述诸多因素的影响，在理想情况下设计的组合逻辑电路，便可能在输入信号发生变化的瞬间，在输出端出现一些不正确的尖峰信号，这些尖峰信号（毛刺信号）的出现称为冒险现象。 4-* 4.3.1 静态逻辑冒险 在组合逻辑电路中，如果输入信号变化前、后的稳定输出相同，而只在转换瞬间有冒险，称为静态冒险 如果输入信号变化前、后稳态输出为1,转换瞬间出现0的毛刺(序列为1－0－1),称这种静态冒险为静态0冒险 如果输入信号变化前、后稳态输出为0,转换瞬间出现1的毛刺(序列为0－1－0),称这种静态冒险为静态1冒险 在组合逻辑电路中也还可能发生动态冒险但本节只讨论静态冒险 4-* 4.3.1 静态逻辑冒险 观察一个组合逻辑电路,当G1和G2的延迟时间不相同或输入信号a、b的变化有先后差异时，输出波形的变化 ≥1 a b c b Y1 Y2 F G2 G1 b b Y1 Y2 F 理想情况 b b Y1 Y2 F G1和G2的延迟时间不相同 tpd1 ＜ tpd2 b b Y1 Y2 F G1和G2的延迟时间不相同 tpd1 ＞ tpd2 a b Y1 Y2 F 理想情况 a b Y1 Y2 F a的变化在b之后 a b Y1 Y2 F a的变化在b之前 当abc由000 变成110时 当abc由000变为 010时 4-* 4.3.2 如何判断是否存在逻辑冒险 ☆当有输入变量A和A通过不同途径传输到输出端时，那么当输入变量A发生变化时，输出端可能产生静态逻辑冒险 表现为逻辑函数的表达式可以简化变换成 F＝A+A 或 F＝A·A 的形式即可判断可能发生静态冒险 例如 F＝cd＋bd＋ac 当abc＝111时F＝d＋d abd＝111时F＝c＋c 都有可能发生静态冒险 发生静态逻辑冒险有两种情况 4-* 4.3.2 如何判断是否存在逻辑冒险 ☆当有两个或两个以上输入变量发生变化时输出端有可能出现静态冒险 静态逻辑冒险可以根据逻辑函数表达式来判断。当p (p≥2)个输入变量发生变化时，如果由不变的(n－p)个变量组成的乘积项不是该逻辑函数表达式中的乘积项或多余项，则该p个变量发生变化时就有可能发生静态逻辑冒险 静态逻辑冒险也可以用逻辑函数卡诺图来判断。当p (p≥2)个输入变量发生变化时，如果由不变的(n－p)个变量组成的乘积项所包含的2个方格中既有1又有0，则该p个变量发生变化时就有可能发生静态逻辑冒险 4-* 4.3.2 如何判断是否存在逻辑冒险 例如 F＝cd＋bd＋ac 当abcd由0100变化成1101时，a、d发生了变化，由不变变量b、c组成的乘积项bc既不是F的乘积项也不是多余项，可能产生静态逻辑冒险 在卡诺图中 ab cd 00 01 11 10 00 01 11 10 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 当abcd由0100变化成1101时，由不变变量b、c组成的乘积项包含的4个方格中既有1又有0，可能产生静态逻辑冒险 变量a、d变化的先后次序(红、蓝两组箭头表示的途径)影响输出是否可能产生静态逻辑冒险 4-* ab cd 00 01 11 10 00 01 11 10 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 当abcd由0111变化成1110时，虽然由不变变量b、c组成的乘积项包含的4个方格中全部为1，不会产生静态逻辑冒险。但是在b＝c＝1的特定条件下存在F＝d＋d的情况，因此也可能产生静态逻辑冒险 当abcd由1001变化成1011时，由于a＝d＝1存在F＝c＋c的情况，因此c变量发生变化时，也可