组合逻辑电路-2- 1012.ppt

由逻辑图写出逻辑表达式 CT74LS153功能表 使能 选 通 输出 S A0 A1 Y 1 0 0 0 0 0 0 1 1 0 0 1 1 0 D3 D2 D1 D0 ? ? 1S A1 1D3 1D2 1D1 1D0 1Y 地 CT74LS153 (双4选1) 2D3 2D2 2D1 2D0 2Y A0 2S UCC 15 14 13 12 11 10 9 16 1 3 2 4 5 6 7 8 多路选择器广泛应用于多路模拟量的采集及 A/D 转换器中。 4.3 常用组合逻辑电路部件 例：试用一个双4选1数据选择器74LS153接成一个8选1 数据选择器。 4.3 常用组合逻辑电路部件 S’=1禁止， S’＝0工作， 4选1时，由A0A1决定哪一组数据输出。 8选1时，由A0A1A2决定哪一组数据输出。 8选1需要3位地址代码，借用控制端S’ 深圳大学光电工程学院数字电子技术基础 第四章 组合逻辑电路 （3）用两片74HC148组成16线-4线优先编码器 4.3 常用组合逻辑电路部件 图4.3.4 用74HC148接成的16线—4线优先编码器 优先权最高 (2)片无有效 编码请求时才允许(1)片编码 编码输出的最高位 编码输出为原码 4.3 常用组合逻辑电路部件 编码器－－二－十进制编码器 二－十进制编码器：将 0 ～ 9 这 10 个信号编成二进制代码 的电路。 F3 F2 F1 F0 0 （ Y0 ） 1 （ Y1 ） 2 （ Y2 ） 3 （ Y3 ） 4 （ Y4 ） 5 （ Y5 ） 6 （ Y6 ） 7 （ Y7 ） 8 （ Y8 ） 9 （ Y9 ） 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 F3 F2 F1 F0 10线－4线BCD 编码器 4.3 常用组合逻辑电路部件 F3 F2 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 F1 编码器－－二－十进制编码器 输出函数： F3 = Y8 + Y9 = (Y8’ ? Y9’)’ F2 = Y4 + Y5 + Y6 + Y7 = （Y4 ’? Y5 ’? Y6 ’? Y7 ’)’ F1 = Y2 + Y3 + Y6 + Y7 = （Y2’ ? Y3’ ? Y6’ ? Y7’)’ F0 = Y1 + Y3 + Y5 + Y7 + Y9 = (Y1’ ? Y3’ ? Y5’ ? Y7’ Y9’)’ F0 4.3 常用组合逻辑电路部件 为什么输入要换成非门？ 在设计电路时，写出逻辑函数不一定要求是最简形式，而是要变换为适当形式，主要是为了应用某些中规模的组合逻辑电路。 2. 译码器 译码： 编码的逆过程，将编码时赋予代码的特定含义“翻译”出来。 译码器： 实现译码功能的电路。 输入为 n位二进制代码，输出为2n个状态，则称之为二进制译码器。 4.3 常用组合逻辑电路部件 编码器：输入是一组高、低电平信号，输出是代表不同的事物二进制代码 译码器：输入是一组二进制代码，代表不同的事物，输出是一组高、低电平信号。 S为控制端（又称使能端）， S=1 译码工作； S=0 禁止译码， 输出全1 。 4.3 常用组合逻辑电路部件 （1）二进制译码器——3-8译码器--74XX138 (重点） 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0