惠州学院四路抢答器设计报告书.docVIP

惠州学院 HUIZHOU UNIVERSITY 数字电子技术课程设计报告书 中文题目: 四路智能抢答器 英文题目: 4 road responder 姓 名: 学 号: 专业班级: 指导教师: 提交日期: 目 录 TOC \o 1-3 \h \u 7364 一、设计目的 2 18396 二、技术指标 2 27991 三、元器件清单 2 29009 四、电路框图 3 3608 五、单元电路的设计 4 27601 六、总电路图： 10 27625 七、问题和解决 10 16260 八、心得体会 11 10746 九、参考文献 11 设计目的 巩固和加深对电子电路基本知识的理解，提高综合运用本课程所学知识的能力。 培养根据设计需要选学参考书籍，查阅相关手册、图表和文献的资料的自学能力。 通过电路方案的分析、论证和比较，设计计算和选取元器件、电路组装调试和检测等环节，初步掌握简单实用电路的分析方法和工程设计方法。 学会简单电路的实验调试和性能指标的测试方法，提高学生动手能力和进行数字电子电路实验的基本能力。 技术指标 基本功能：四路抢答，分别编号为1、2、3、4。在主持人宣布下，四组开始参和抢答。当有人首先按下抢答开关的时候显示灯亮，并显示其相应的组号，同时其他组不能再抢答。电路要求具有时间控制功能。要求在限定时间内(10秒或者30秒)若无人抢答，该题作废，同时有声响提示。 增加功能：无人抢答时可以显示顺计时或者是逆计时的时间。 元器件清单 名称及标号 型号及大小 数量 4D触发器 74ls175 1个 编码器 74ls148 1个 译码器 74ls48 1个 计数器 74ls192 1个 4输入和非门 74ls20 1个 非门 74ls04 1个 555 555 3个 复位开关 SW-PB 5个 电阻 500Ω 1个 47k 2个 4.7k 2个 100k 1个 10Ω 1个 电容 10uf 1个 0.1uf 1个 0.01uf 2个 蜂鸣器 1个 7段共阴数码管 八输入 2个 7段共阴数码管 四输入 2个 LED灯 4个 电路框图 整个电路如上图所示，主要分为两部分，一部分是倒计时部分，另一部分是抢答电路，其中抢答器电路由锁存器电路，编码器电路，数码管显示电路组成，其中锁存器电路可用1KHZ脉冲电路作为其时钟端输入脉冲，倒计时电路由倒计时芯片，译码器电路路，数码管显示电路，倒计时采样1HZ脉冲电路作为计数器时钟信号输入脉冲。单稳态电路可以控制蜂鸣器鸣叫的时间，按要求可设置为1S。 单元电路的设计 选手抢答电路：直接用四个复位开关接入锁存器电路，复位开关一端接高电平一端接锁存器电路输入端。 锁存器电路：由74ls175和四路输入和非门（74ls20）以及非门（74ls04）组成，根据74ls175真值表利用74ls175的CLK端为上升沿有效以及Q’端值的变化，当有人抢答时，74ls175对应的输出端Q’中出现低电平输出时信号时，禁止抢答，其原本为4个高电平的输出端Q’也变成三高一低，可以利用一个4输入和非门将其和非，再接一个非门后，可以和74ls175的时钟信号相和非，使得CLK端的输入信号为底电平，从而达到锁存的目的阻止其余选手的抢答，同时其输出直接接入LED灯亮电路，一旦有人抢答，对应组的LED灯亮。 74ls175真值表如下： 锁存器电路如下： 编码器电路：由74ls148构造，由于要求只能一组抢答成功，所以要选择只有一个输入有效的编码器，由于74ls148优先编码器具有优先编码功能，74ls148正好符合要求，其输入端接74ls175输出，输出端直接接四输入七段显示数码管，由 74ls148真值表可知，其接法如下图所示： 74ls148真值表如下： 输入 输出 EI I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0 GS EO 1 x x x x x x x x 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 x x x x x x x 0 0 0 0 0 1 0 x x x x x x 0 1 0 0 1 1 0 0 x x x x x 0 1 1 0 1 0 1 0 0 x x x x 0 1 1 1 0 1 1 1 0 0 x x x 0 1 1 1 1 1 0 0 1 0 0 x x 0 1 1 1 1 1 1 0 1 1 0 0 x 0 1 1 1 1 1 1 1 1 0 1 0 0