ch6时序逻辑电路.ppt

(6-*) 3．按逻辑功能分 （1）递增计数器：随着计数脉冲的输入，计数器的数是递增的，则为递增计数器。 （2）递减计数器：随着计数脉冲的输入，计数器的数是递减的，则为递减计数器。 （3）可逆计数器：随着计数脉冲的输入，计数器的数是可增可减的则为可逆计数器。 (6-*) 2. 十进制同步计数器74160 1. 四位二进制同步计数器74161 3. 74161/ 74160功能扩展 （二）常用计数器 (6-*) 1. 四位二进制同步计数器74LS161 四个主从J-K触发器构成 (1) 逻辑符号 D ? A:高位?低位（预置数） CLK: 时钟输入 CLR: 异步清零，低电平有效。 LOAD: 同步预置，低电平有效。 QD ? QA:高位?低位 ENP、ENT：使能端，多片级联。 RCO：进位。 (6-*) 输 入 输 出 CP CLR LOAD ENP ENT A B C D QA QB QC QD Ф 0 Ф Ф Ф ФФФФ 0 0 0 0 ↑ 1 0 Ф Ф A B C D A B C D Ф 1 1 0 Ф ФФФФ 保持（RCO不变） Ф 1 1 Ф 0 ФФФФ 保持（RCO=0） ↑ 1 1 1 1 ФФФФ 十六进制计数 74LS161功能表 (6-*) 1)异步清除：当CLR=0，输出“0000”状态，与CP无关。 2)同步预置：当CLR=1，LOAD=0，在CP上升沿时,输出端反映输入数据的状态。 3)保持：当CLR=LOAD=1时，各触发器均处于保持状态。 4)计数：当LOAD =CLR =EP=ET = 1时，按二进制自然码 计数。 若初态为0000,15个CP后，输出为 “1111”，进位RCO = TQAQBQCQD =1。第16个 CP作用后，输出恢复到0000状态，RCO = 0。 (2) 功能 1. 四位二进制同步计数器74LS161 (6-*) 输 入 输 出 CP CLR LOAD EP(S1) ET(S2) A B C D QA QB QC QD Ф 0 Ф Ф Ф ФФФФ 0 0 0 0 ↑ 1 0 Ф Ф A B C D A B C D Ф 1 1 0 Ф ФФФФ 保　　持 Ф 1 1 Ф 0 ФФФФ 保　　持 ↑ 1 1 1 1 ФФФФ 十进制计数 ↑ 2. 十进制同步计数器74160 74160功能表 (6-*) (1)外引线排列和CT74161相同。 (2)置数，计数，保持，清零功能与74161相同。 (3)计数进制与74161不同。 特点： 2. 十进制同步计数器74160 计数：当LOAD=CLR=EP=ET = 1时，按十进制计数。若初态为0000,9个CP后，输出为“1001”，进位RCO = ETQAQD =1。第10个CP作用后，输出恢复到0000状态，RCO = 0。 (6-*) 比较同步计数器 74160 异步清零 同步预置 保持 十六进制计数 74161 异步清零 同步预置 保持 十进制计数 (6-*) 连接成任意进制M 的计数器 (1) 同步预置法 (2) 反馈清零法 3. 74161/ 74160功能扩展 (6-*) 态序表 计数 输 出 N QD QC QB QA 0 0 1 1 0 1 0 1 1 1 2 1 0 0 0 3 1 0 0 1 4 1 0 1 0 5 1 0 1 1 6 1 1 0 0 7 1 1 0 1 8 1 1 1 0 9 1 1 1 1 例1:设计一个M