集成电路EDA技术第一章课程概述.ppt

数字电路仿真软件 对于Verilog HDL网表仿真，Cadence公司的Verilog-XL是基于UNIX工作站最负盛名的仿真工具；而近年随PC工作站的出现，Viewlogic的VCS和Mentor公司的Modelsim因其易用性而迅速崛起并成为基于廉价PC工作站的数字仿真工具的后起之秀； 对于VHDL网表仿真，Cadence提供Leafrog；Synopsys公司有VSS，而Mentor公司基于PC的Modelsim则愈来愈受到新手们的欢迎。 模拟电路仿真软件 PSPICE最早产生于Berkley大学，经历数十年的发展，随晶体管线宽的不断缩小，PSPICE也引入了更多的参数和更复杂的晶体管模型，使的他在亚微米和深亚微米工艺的今天依旧是模拟电路仿真的主要工具。HSPICE因其在亚微米和深亚微米工艺中的出色表现而在近年得到了广泛的应用。Cadence的Spectre也是模拟仿真软件，应用越来越广泛。?????? EDA工具——电路仿真 布局：决定模块中单元的位置 布线：单元与模块之间连线 版图输入工具： Cadence的Virtuoso 布局、布线工具： ?????Cadence的Design Framework、Silicon Ensemble ，Envisia Place Route DSM是常用的基于UNIX工作站的全定制设计的布局布线软件 Cadence SOC_Encounter  EDA工具——版图绘制和自动布局布线 物理验证： DRC（Design Rule Check ）：确保版图满足特定工艺的设计规则 ERC（Electrical Rule Check ）：检查power，ground的short，floating device，floating net等制定的电气特性 LVS（Layout vs. Schematic）：将layout与schematic最比较，检查电路的连接，MOS的length和width值是否匹配 寄生参数提取LPE（Layout Parameter Extraction ）：确定互连的电阻和电容 ASIC设计中最有名、功能最强大的是Cadence的Dracula，Assura，可以一次完成版图从DRC、LVS到LPE的工序；Diva作为其相对较弱的软件多提供给教学用途；AVANTI的Star-RC也是用于物理验证的强力工具，而Hercules则是其LVS的排头兵。 EDA工具——物理验证和版图参数提取 Berkley: SPICE (Simulation Program with Integrated Circuit Emphasis) 1972 首次推出SPICE 1975 SPICE实用版(博士论文), 免费推广使用。 1982 发展为电路模拟的“ 标准”软件。 MicroSim: 1983 用于PC机的PSpice1 (对应SPICE2G5版本) OrCAD: 1998 MicroSim并入OrCAD ，推出OrCAD/ PSpice8 Cadence： 2000 OrCAD并入Cadence，推出PSpice9.2 2003 OrCAD/PSpice10 增加“Advanced Analysis”高级分析功能。 2005 与Matlab软件结合，进行系统行为级仿真。 Hspice： 用于工作站和PC机两种版本。 EDA仿真工具——SPICE的发展 SMIC-Cadence数字电路设计参考流程 数字电路设计参考流程和工具 1、行为级设计—Verilog行为级描述和仿真：NC_Verilog 2、RTL级设计—Verilog描述和仿真：NC_Verilog 3、门级综合—软件自动完成：Design_Compiler 4、时序和延时分析(Timing)—软件完成:Design_Compiler 5、后端布局布线—软件完成: Preview; Silicon Ensemble 6、物理验证—Assura，Calibre 7、 Post-Sim验证：UltraSim SMIC-Cadence模拟混合信号电路设计参考流程 模拟混合信号电路设计参考流程和工具 1、Button-Up的模块设计: Composer 2、Spice验证工具: Spectre, Hspice , UltraSi