数字移相信号发生器__DDS.docVIP

. . . . 学习资料 河南科技大学 课 程 设 计 说 明 书 课程名称 现代电子系统课程设计 题 目 数字移相信号发生器设计 学 院 电子信息工程学院 班 级 电子信息科学与技术074班 学生姓名 周少华 指导教师 张雷鸣 日 期 2011年1月14日 课程设计任务书 （指导教师填写） 课程设计名称 现代电子系统课程设计 学生姓名 周少华专业班级 电信科074 设计题目 数字移相信号发生器设计 课程设计目的 掌握数字移相信号发生器的工作原理和设计方法； 掌握DDS技术的工作原理； 掌握GW48_SOPC实验箱的使用方法； 了解基于FPGA的电子系统的设计方法。 设计内容、技术条件和要求 基于DDS技术利用VHDL设计并制作一个数字式移相信号发生器。 （1）基本要求： a．频率范围：1Hz～4kHz，频率步进为1Hz，输出频率可预置。 b．A、B两路正弦信号输出，10位输出数据宽度 c．相位差范围为0～359°，步进为1.4°，相位差值可预置。 d．数字显示预置的频率（10进制）、相位差值。 （2）发挥部分 a．修改设计，增加幅度控制电路（如可以用一乘法器控制输出幅度）。 b．输出幅度峰峰值0.1～3.0V，步距0.1V c．其它。 时间进度安排 布置课题和讲解：1天 查阅资料、设计：4天 实验：3天 撰写报告：2天 主要参考文献 何小艇 《电子系统设计》 浙江大学出版社 2008.1 潘松 黄继业 《EDA技术实用教程》 科学出版社 2006.10 王勇 《EDA》实验指导书 电工电子实验教学中心 2006.8 指导教师签字： 2010年 12月 14日 . . . . 摘 要 随着现代电子测量技术的发展,能够产生各种波形信号的数字式信号发生器的应用越来越广泛，但是大部分低成本的信号发生器的输出频率不稳定，相位噪声大等缺点，限制了其使用范围，实现信号发生器的方案有很多种，本文介绍了一种以DDS为基本单元的数字移相信号发生器的设计方法，将模拟信号数字化，经过移相后再还原成模拟信号。本系统以EDA为工具，采用VHDL语言，基于FPGA实现，用FPGA实现DDS系统设计，一方面可得到较高的工作频率，另一方面由于FPGA具有良好的系统结构可重配置特性，且有功能强大的开发软件和许多软、硬IP核，使得设计更灵活，修改更方便，升级更快捷，因此基于FPGA的系统设计将得到更广泛的应用。 在本文中，我们设计的DDS移相信号发生器主要分为如下几个部分： 时钟模块：要想输出信号频率精确，首先应保证系统工作时钟的稳定可靠，本模块就是对输入的时钟进行处理来产生一个频率精确的时钟信号。其外部时钟可有实验箱提供。 频率、相位预置模块：该模块主要用来实现两个功能，一是预置信号输出频率、相位，二是将预置的频率、相位值以十进制显示出来。其硬件主要有按键和数码管组成。 控制模块：控制模块有相位控制和频率控制两部分组成，实现控制字到对波形频率和相位的转化。 波形产生模块：本模块是将预置后的信号数字量转化为最终的模拟输出信号。主要有存放波形的ROM和两片高速D/A组成。 关键词：信号发生器、频率、移相、VHDL、FPGA、DDS 目 录 一. 任务解析·················································3 1.1确定系统时钟fs和ROM大小····························3 1.2确定加法器位数········································3 1.2.1 频率加法器·······································3 1.2.2 相位加法器·······································3 1.3设计核心··············································4 1.4原理框图··············································4