数字滤波器设计译文.docx

重庆大学本科学生毕业设计（论文）附件 附件C：译文 C PAGE 1 指导教师评定成绩(五级制 指导教师评定成绩 (五级制)： 指导教师签字： 基于FPGA的数字滤波器设计 Chi-Jui Chou, Satish Mohanakrishnan, Joseph B. Evans Telecommunications Information Sciences Laboratory Department of Electrical Computer Engineering University of Kansas Lawrence, KS 66045-2228 摘要 数字滤波算法被广泛应用在通用数字信号处理器中来实现音频应用，或者应用在专用的数字滤波芯片中以及利用在专用集成电路（(ASICs）中实现高效率。本文介绍了一种基于现场可编程门阵列（FPGA）来实现数字滤波器的方法。基于FPGA方法的优点在于数字滤波器的实现，与传统的DSP芯片相比，拥有更高的采样率，与中等批量应用的ASIC相比成本更低，与其他方法相比，更具有灵活性。由于目前许多FPGA架构在系统可编程，如果需求，器件的配置可以改变来实现不同的功能。我们的例子说明FPGA的方法是灵活多变的，提供性能媲美或优于传统方法。 1.介绍 最常用的实现数字滤波算法是在通用的数字信号处理芯片中实现音频应用，或应用在专用的数字滤波芯片以及利用在专用集成电路（ASIC）实现高效率[9，14]。本文介绍了一种基于实施现场可编程数字滤波算法门阵列（FPGA）的方法。 FPGA技术的近来发展，已经使这些设备能实现传统保留在ASIC中的各种应用 FPGA非常适合于数据通路的设计，如所提及的数字滤波的应用。 新型可编程逻辑器件的密集型可以这样描述，一个不普通的算术运算比如所提及的数字滤波运算在一个很简单的单元中。基于FPGA方法的优点在于数字滤波器的实现，与传统的DSP芯片相比，拥有更高的采样率，与中等批量应用的ASIC相比成本更低，与其他替代方法相比，更具有灵活性。特别是，多个乘法累加（MAC）单元在单个FPGA上可以实现的，对比通用架构单一MAC单元，性能相当。此外，由于目前许多FPGA架构在系统可编程，器件的配置可以改变来实现可选择的滤波运算，比如格形滤器和基于梯度的自适应滤波器，或完全不同的功能。 2.背景 数字滤波器的定制实现研究都集中在使用不同的VLSI技术的执行。这些滤波器的架构已很大程度上取决于目标应用程序的特定实现。如今几个广泛使用的数字信号处理器有德州仪器TMS320数字信号处理器，摩托罗拉56000和ADI公司的ADSP-2100系列，实现高效率的音频滤波处理。这些器件是非常灵活的，但性能上有缺陷。采样频率大于100 MH的高性能滤波设计，可以利用CMOS[3, 4, 6, 8, 9, 14, 17, 19, 20, 21] 和BiCMOS [8, 20, 22] 技术来实现并且使用从全定制技术到传统技术出厂配置门阵列的方法。这些努力成果促进了特定应用领域的高性能滤波器设计的发展。定制VLSI技术存在几个潜在的缺点，但它确实保证最佳的性能和效率，对于特定的应用程序的一个特定的设计目的。最明显的问题是这种定制技术缺乏灵活性。定制器件通常只适合某个特定的应用程序，并不能容易地重新配置即使在同一领域的其他应用。定制VLSI技术还存在另一个问题是缺乏适应性，一旦器件是在某系统使用。典型的定制技术不允许器件的功能在系统上进行修改比如故障维护。虽然这些问题在深谋远虑下可以克服，但在性能上的代价，实现的复杂度以及额外的设计时间是问题的解决不是那么灵活。 缺乏灵活性阻碍了某些特殊算法在高性能实时系统上进行有效的评估。只有大批量应用或者极为关键的少批量应用才能平衡完整定制方案的开发费用。存在很多算法使用通用处理器不能实现，并且在全定制的方案中不存在共通的地方。 这些算法不能通过传统的方法进行评估，从而限制了创新。 现场可编程门阵列（FPGA），可以缓解定制方法的一些问题。FPGA是可编程逻辑器件，与传统的定制门阵列有明显类似。虽然有各式各样的FPGA实现方法，但存在一些些比较普及流行的方法，它们都涉及任意可编程逻辑阵列块以及用于互连阵列块可配置布线资源。许多最流行的FPGA在系统可编程的，，通过简单的重新编程，可以修改器件操作。 FPGA的可编程性也有很多限制。特别是，FPGA的密集度只能达到完整模块合理复杂度的水平。器件架构的约束性也导致FPGA有所缺陷，比如逻辑块中的逻辑单元