《集成电路版图LAYOUT设计与Cadence》讲义.pptVIP

Layout Training Outline 为什么要学习 layout design? 在进行 layout design 之前必须掌握的几个概念； Layout software（Virtuoso）的使用方法； Digital cell 的 layout design； Analog cell 的 layout design。 1、版图设计的重要性 前端设计同最终芯片产品之间的一个重要接口； 芯片的品质不仅依靠前端设计的优劣，在某些情况下，同版图设计的联系更紧密，尤其在 analog/mix-signal/RF circuit design中。 2、基本概念 1、半导体工艺流程（Technology Process） 目前的主流工艺为 CMOS, BiCMOS等，还包括有一些特殊工艺。 Example:CMOS Example NPN Exercise 1 Please draw the cross section and layout of PMOS (condition: P-sub, n-well, single poly, double metal, standard CMOS technology.) 基本概念 2、Layout engineer 应该知道的一些专业术语： Layout design 所生成的数据格式：*.gds 文件 Tapeout：标志着设计工作的完成。 基本概念 3、Layout design 对于整个IC design 的重要意义： 对纯数字电路设计流程来说： Layout engineer 主要是为设计者提供经过验证的单元版图库 (library)，一般来说这样的工作主要是由一些 Foundry 和 Service 公司来完成，对于 Fabless 来说，主要是应用已有的库和IP Core来作布局布线，以及验证等一些工作； 对analog / mix-signal电路的设计来说： 由于一般模拟部分采用全定制（full-custom）方法设计，故模拟部分的对 layout 要求较高，需要一定的技巧，这就对 layout engineer 提出较高要求，保持同前端设计人员的紧密联系，才能做出理想的芯片。 基本概念 4、进行版图设计需要那些条件? 针对工艺的不同，Foundry厂都会提供该工艺各层的说明文件，ts文件（包含工艺信息），以及DRC 和LVS文件等。如果没有gds文件，那一般需要你自己创建一个 tf 文件。 工艺信息 基本概念 5、符号，截面图，版图（top view) 对应关系 Inverter Stick-diagram 版图和截面图 3、Layout design tool Cadence 简介 Virtuoso 的环境设置 Virtuoso layout editor 的操作（1） Virtuoso layout editor 的操作（2） 总结 Cadence 简介 基于 UNIX 平台的 IC 开发工具软件包，能完成从前端到后端的几乎所有的设计工作； 业界中进行 layout design 主流工具就是Cadence 软件包中的 Virtuoso layout editor。 Virtuoso enviroment setup 如何启动 Virtuoso ? Cadence 特有的文件管理模式（Library）； 如何建立 layout design enviroment ? 如何灵活运用 LSW 窗口？ Virtuoso 的一些基本设置。 A、启动相关 初始化文件（Initializing ） 登入UNIX系统： .cshrc 运行 Cadence：.cdsinit cds.lib 和.cdsenv .cdsinit 包含信息有 bindkey，default，SKILL command等，（还可定制 affirma 模拟仿真环境）； cds.lib 包含库同目录的对应关系。 .cdsenv 在后面介绍 启动命令 在UNIX命令提示符后输入： icfb 或 layoutPlus 可启动软件。 CIW window（命令解释窗口） Log Filter Library Path Editor B、特有的Library结构 Library Cell and view Open a design Edit inside of a library C、设计环境构建 Create工艺库方法一： 适用于有technology file的情况 1、使用该 tf file 来创建一个 new library; 2、填入name，选择compile new techfile; 3、填入 tf 文件路径和文件名，点