门电路补充内容.pptVIP

sunwq@sjtu.edu.cn sunwq@sjtu.edu.cn sunwq@sjtu.edu.cn 门电路补充内容 孙卫强 sunwq@sjtu.edu.cn CMOS反相器 Rp：PMOS管的电阻，Rn：NMOS管的电阻 电阻性负载CMOS反相器的电阻模型 电阻性负载的 戴维宁等效电路 Rp：PMOS管的电阻，Rn：NMOS管的电阻 ? 电阻性负载CMOS器件的电阻模型（输出为低电平） VOUT = 3.33 ｘ［100/(100+667)］ =0.43V 电阻性负载的 戴维宁等效电路 电阻性负载CMOS器件的电阻模型（输出为高电平） VOUT = (5V-3.33V) * [667/(200+667)] + 3.33V = 4.61V 电阻性负载的 戴维宁等效电路 sunwq@sjtu.edu.cn 吸收电流和提供电流 吸收电流 提供电流 电阻性负载 电阻性负载 最大低态输出电流(mA) 最大低态输出电压(V) 最小高态输出电流(mA) 最小高态输出电压 (V) 负载 负载 上两个slides中吸收和提供电流各是多少？内部功耗是多少？ 非理想输入时电路的特性 Iwasted = 5/(400+2500) = 1.72mA 功耗：Pwasted = 5*Iwasted = 8.62mW Iwasted = 5/(4000+200) 功耗：