eda数字频率计课程设计.docVIP

湖南涉外经济学院 课程设计报告 课程名称：EDA技术及应用 报告题目：数字频率计设计 学生姓名： 所在学院：信息科学与工程学院 专业班级： 学生学号： 指导教师： 2013年6月25日 EDA技术及应用课程设计任务书 报告题目 数字频率计设计 完成时间 2013.6.17至2013.6.28 学生姓名 专业班级 电信1001班 指导教师 职称 讲师 总体设计要求和技术要点 1.任务及要求 1.任务及要求 设计一个能测量方波信号的频率的频率计。 测量的频率范围是0?999999Hz。 结果用十进制数显示。 按《湖南涉外经济学院课程设计管理办法》要求提交课程设计报告。 2.设计提示 脉冲信号的频率就是在单位时间内所产生的脉冲个数，其表达式为f=N/T，f为被测信号的频率，N为计数器所累计的脉冲个数，T为产生N个脉冲所需的时间。所以，在1秒时间内计数器所记录的结果，就是被测信号的频率。 被测频率信号取自实验箱晶体振荡器输出信号，加到主控门的输入端。 再取晶体振荡器的另一标准频率信号，经分频后产生各种时基脉冲：1ms，10ms，0.1s，1s等，时基信号的选择可以控制，即量程可以改变。 时基信号经控制电路产生闸门信号至主控门，只有在闸门信号采样期间内(时基信号的一个周期)，输入信号才通过主控门。 f=N/T，改变时基信号的周期T，即可得到不同的测频范围。 当主控门关闭时，计数器停止计数，显示器显示记录结果，此时控制电路输出一个置零信号，将计数器和所有触发器复位，为新的一次采样做好准备。 改变量程时，小数点能自动移位。 工作内容及时间进度安排 一、预设计阶段(第17周星期一）: 包括教师授课、方案论证、设计计算和完成预设计（1天）。 二、安装调试阶段（第17周星期一至第18周星期三）: 包括检查程序、调试和检测,完成任务（7天）。 三、总结报告阶段（第18周星期四至第18周星期五）: 包括总结设计工作,写出设计说明书和最后的考核（2天）。 课程设计成果 一、课程设计作品 检查错误、调节程序。出现仿真的结果和仿真的图像。 二、课程设计总结报告 （1）严格遵守课程设计报告格式要求。做到内容完整正确、格式规范。 （2）课程设计报告正文部分内容应包括： a.设计题目； b.主要指标和要求； c.系统工作原理； d.单元模块的程序设计与仿真； e.收获、体会和改进设计的建议。 出勤与纪律 1.课程设计时间：上午8：00－11：30，下午2：00－5：30 2.学生应严格遵守纪律，不迟到、不早退、不无故缺课。 3.学生在课程设计期间，注意自身与他人安全，爱护实验室财产，违者按相关文件追查责任。 4.课程设计报告独立完成，不得以任何形式抄袭他人资料或成果（包括但不限于同学的资料或网上资料）。一经发现该科目计0分。 摘要（四号黑体） 在电子工程，资源勘探，仪器仪表等相关应用中，频率计是工程技术人员必不可少的测量工具。频率测量也是电子测量技术中最基本最常见的测量之一。不少物理量的测量，如转速、振动频率等的测量都涉及到或可以转化为频率的测量。目前，市场上有各种多功能、高精度、高频率的数字频率计，但价格不菲。为适应实际工作的需要，本文在简述频率测量的基本原理和方法的基础上，提供一种基于FPGA的数字频率计的设计和实现过程，本方案不但切实可行，而且具有成本低廉、小巧轻便、便于携带等特点。 关键词：VGA；FPGA：VHDL；Ouartus II （小四、宋体、20磅行距） 关键词（小四、黑体）：脉宽；脉冲；数显；电容（小四、宋体） 目录（四号、黑体） （小四、宋体） 目录 TOC \o 1-2 \h \z \u 一、概述 7 二、系统设计 7 1、系统的工作原理 7 2、VGA显示原理 7 3、按键模块控制VGA显示模式 8 三、程序设计 9 1.程序流程图 9 2、源程序及其说明 10 3.试验现象 12 四、仿真结果 13 五、芯片图、总原理图及引脚图（四 13 六、结论与心得 15 七、参考文献 16 一、概述（四号、宋体、加粗） 数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。随着复杂可编程逻辑器件（CPLD）的广泛应用，以EDA工具作为开发手段，运用VHDL语言。将使整个系统大大简化。提高整体的性能和可靠性。 本文用VHDL在CPLD器件上实现一种8 b数字频率计测频系统，能够用十进制数码显示被测信号的频率，能够测量方波。具有体积小、可靠性高、功耗低的特点。 二、系统设计（四号、宋体、加粗） 1、数字频率计的基本设计原理 该程序通过元件例化实现，共分成五个部分程序，