课件_存储系统方案.ppt

多体交叉存储器采用的是分时存取的方法，CPU在一个存取周期内分时地访问每个存储体，在四个存储体完全相同的理想情况下，每隔1／4存取周期启动一个存储体（如用负脉冲作为启动信号），如图2-11 所示。 每个存取周期访存四次。主存的数据吞吐率提高为原单体存取速度的四倍。 2.4.3 Cache存储 (1) Cache 的工作原理 Cache的设置能够实现CPU与低价、慢速的DRAM存取速度的匹配的原因，是基于CPU在较短的时间内操作的程序和数据的局部性原理。 程序和数据的局部性原理。 Cache的工作原理：Cache的工作原理就是利用了程序局部性特征实现的，在主存和CPU之间设置一个高速但容量相对较小的存储器（Cache）。 将正在执行的指令地址附近的一部分指令或数据从主存中调入到此高速存储器中，使CPU对这个高速存储器完成大部分访存操作。从而既保证CPU的访存速度不降，系统又可获得较大容量的廉价主存。 (2) Cache的基本操作 *? 读写操作 *??命中 * 不命 (3) 地址映射 * 如Cache中的内容如何与主存内容对应 * 如何解决主存的地址在Cache中的地址的定位即地址映射。 * 如何实现从主存地址到对应的Cache地址的地址变换。 做法是：将主存和cache的存储空间划分为大小相等的页或块，用不同的方法使内存中的块和Cache中的块之间产生地址对应或映射关系，实现cache的操作要求。 内存与Cache地址映射方法有： *??全相联映射、 *??直接映射 *???组相联映射 *??全相联映射 全相联映射如图2-12所示。 *???直接映射 直接映射的cache组织如图2-13所示。 *? 组相联映射 组相联映射是全相联映射和直接相联映射的折衷方案，它适度的兼顾了两者的优点又尽量避免了两者的缺点。 块0 块1 块c-1 块c 块c+1 块2c-1 块n-c 块n-c-1 块n-1 0块 1块 n/c-1块 n/c块 n/c+1块 2n/c-1块 m-1块 Cache 块序标记 组序标记 块内地址 主存地址 0 1 n/c-1 主存 0组 组号l 号 图2-14 组相联映射 (4) 替换策略 常见的替换算法主要有三种：最不经常使用算法、近期最少使用算法和随机替换算法。 *?最不经常使用算法LFU（Least Recently Used） *?近期最少使用算法LRU（Least Recently Used） *??随机替换算法RR（Random Replacement） *?先进先出FIFO（Fist In Fist Out）算法 知识回顾Knowledge Review (2) CPU对主存的读写操作 CPU对主存的操作分为：读出和写入两种操作。 读操作是指CPU将指定内存中的数据读到CPU的数据寄存器的操作。读操作是当CPU运行某条指令时，CPU获得的对内存某指定单元取数的命令。其操作步骤如下： *???????? CPU将目标存储单元的地址信号送到地址总线上，MAR中存放的是待取数地址； *???????? CPU通过控制总线发出读信号，对应R/=1； 主存储器的地址缓冲寄存器从地址总线上获得地址信号后，其译码器进行译码， 选通地址总线地址确定的存储单元，存储单元内的数被送至数据总线。 由于存储器读取数据的时间较长，一般总是较CPU的运行速度要慢，在此期间存储器会给CPU一个请求等待的应答信号=0； *???????? 主存数据输出到数据总线，通知CPU取数，此时=1； *???????? CPU检测到内存允许取数信号，将数据接收置于CPU的数据寄存器MDR中，完成读数过程。 写操作是指CPU将数据寄存器中的内容存入指定内存单元操作。 (3) CPU与内存连接需考虑的问题 *??????? 总线的负载能力和匹配问题 *??????? CPU与存储器的速度匹配问题 *?????? 存储器组织和地址分配和片选问题 2.4 高速存储 现代计算机系统中这类提高存储器速度的方法有：双端口存储技术、并行存储技术、高速缓冲存储器技术和虚拟存储器技术等。 2.4.1 双端口存储器 双端口存储器具有两个彼此独立的读／写端口。每个读／写端口都有一套独立的地址寄存器和译码电路，可以并行地独立工作。 两个读／写端口可以按各自接收的地址，同时读出或写入数据．或一个写入而另一个读出。 与两个独立的