数字逻辑第三章时序逻辑.docVIP

第三章时序逻辑 梁华国 计算机与信息学院 计算机系统结构研究室/department/jisuanji/cn/ workroom/socwebnew/index.php/ 第三章时序逻辑 时序逻辑电路概述 集成双稳触发器 同步时序逻辑分析 锁存器、寄存器和移位寄存器 计数器 同步时序逻辑设计 时序逻辑电路概述 时序逻辑电路概述 时序电路可分为两大类: 同步时序电路(同步时钟到来时,电路状态才能发生改变 异步时序电路(由输入信号直接引起电路的状态改变 时序电路中的存储网络: 各种类型的触发器 仅起延时作用的延迟线 第三章时序逻辑 时序逻辑电路概述 集成双稳触发器 同步时序逻辑分析 锁存器、寄存器和移位寄存器 计数器 同步时序逻辑设计 集成双稳触发器 集成双稳触发器(Flip-Flop 次态方程–触发器的次态是它的现态和输入信号 的函数(状态方程,特征方程,即 Q n +1=f (Q n ,X 术语说明 现态–把触发器在翻转前的状态叫触发器的现态, 用Q n 表示。 次态–把触发器翻转后的状态叫触发器的次态, 用Q n +1表示。 集成双稳触发器 RS R S Q R S Q Q 触发方式及其分类 JK触发器 JK触发器 主从JK触发器 主从JK触发器 集成边沿触发器 第三章时序逻辑 时序逻辑电路概述 集成双稳触发器 同步时序逻辑分析 锁存器、寄存器和移位寄存器 计数器 同步时序逻辑设计 T触发器 触发器类型的相互演化 触发器类型的相互演化 2. 表格法 触发器相互转换步骤: 设αβ 首先找出β触发器次态真值表和α触发器的激励表 列出两个相结合的真值表,即α触发器的输入看成是β触发器输入及现态的函数 化简α触发器输入函数,即得转换电路 触发器类型的相互演化 第三章时序逻辑 时序逻辑电路概述 集成双稳触发器 同步时序逻辑分析 锁存器、寄存器和移位寄存器 计数器 同步时序逻辑设计 同步时序逻辑分析 分析时序逻辑电路的一般步骤: 1. 列出组合电路的全部输出函数和控制函数(激励函数 2. 将控制函数代入相应触发器的状态方程, 求得时序逻辑电路的状态方程。 3. 根据状态方程和输出函数,列出该时序电路 的状态表,画出状态图或时序图。 4. 根据电路的状态表或状态图说明给定时序逻 辑电路的逻辑功能。 时序逻辑电路结构图 同步时序逻辑分析 同步时序逻辑分析 n Q 1+n Q 1+X =0 X =1 011000000010 100001001000 同步时序逻辑分析 同步时序逻辑分析 同步时序逻辑分析1.写出输出函数和控制函数: 同步时序逻辑分析 3. 4. 逻辑功能分析: 此电路是一个具有自启动能力的循环码 计数器, 或者称为自恢复扭环移位寄存器、 同步时序逻辑分析 R R R R ???“0” 同步时序逻辑分析 异步时序逻辑电路的分析 1.写出各逻辑方程式。 Q Q Q Q 异步时序逻辑电路的分析 异步时序逻辑电路的分析 第三章时序逻辑 时序逻辑电路概述 集成双稳触发器 同步时序逻辑分析 锁存器、寄存器和移位寄存器 计数器 同步时序逻辑设计 锁存器、寄存器和移位寄存器 锁存器 锁存器、寄存器和移位寄存器 寄存器 锁存器、寄存器和移位寄存器 移位寄存器 右移寄存器 Q n +1=D i =Q n i-1i 左移寄存器Q n +1=D i =Q n i +1i 锁存器、寄存器和移位寄存器S S=00 保持 44 锁存器、寄存器和移位寄存器 第三章时序逻辑 时序逻辑电路概述 集成双稳触发器 同步时序逻辑分析 锁存器、寄存器和移位寄存器 计数器 同步时序逻辑设计 计数器 计数器 同步计数器 例如:分析下图所示的同步计数器 同步计数器 同步计数器 的二进制加法计数器,当计满8个数,输出为 计数器 异步计数器 0123 异步计数器