数字逻辑电路课程设计 数字钟.docVIP

数字钟 目 录 ?设计任务要求 ?设计方案 ?设计和实现过程 ?经验、体会总结 ?参考文献 一、 任务与要求 设计任务:设计一个具有整点报时功能的数字钟 要求 : 1、设计一个有“时” 、 “分” 、 “秒” (11小时 59分 59秒显示且有 校时功能的数字钟。 2、有校时功能,可以分别对时及分进行单独校时,使其校正到标准 时间。 3、计时过程具有整点报时功能,当时间到达整点前 10秒进行报时。 4、用中小规模集成电路组成数字钟,并在实验箱上进行组装、调试。 5、画出框图和逻辑电路图。 功能: 1、计时功能: 要求准确计时,以数字形式显示时、 分、秒的时间。小时的计时要求 为“ 12翻 1” 。 2、校时功能: 当数字钟接通电源或者计时出现误差时, 需要校正时间 (简称校时 。 校时是数字钟应具备的基本功能,一般电子手表都具有时、分、 秒等 校时功能。为使电路简单,这里只进行分和小时的校时。 对校时电路 的要求是:在小时校正时不影响分和秒的正常计数; 在分校正时不影 响秒和小时的正常计数。校时方式有“快校时”和“慢校时”两种。 “快校时”是通过开关控制, 使计数器对 1Hz 的校时脉冲计数 。 “慢 校时”是用手动产生单脉冲作校时脉冲。 3、仿广播电台整点报时: 每当数字钟计时快要到整点时发出声响; 通常按照 4低音 1高音的顺 序发出间断声响;以最后一声高音结束的时刻为整点时刻。 二、设计方案 电路组成框图: 图 1 数字钟电路组成框图 数字钟电路是一个典型的数字电路系统,其由时、 分、秒计数器 以及校时和显示电路组成。其主要功能为计时、校时和报时。利用 60进制和 12进制递增计数器子电路构成数字钟系统,由 2个 60进 制同步递增计数器完成秒、分计数,由 12进制同步递增计数器完成 小时计数。 秒、分、时之间采用同步级联的方式。开关 S1和 S2分别 是控制分和时的校时。报时功能在此简化为小灯的闪烁,分别在 59分 51秒、 53秒、 55秒、 57秒及 59秒时闪烁,持续的时间为 1秒。 三、设计和实现过程 1. 各元件功能 74LS160:可预置 BCD 异步清除器,具有清零与置数功能的十进制 递增计数器。 74LS00:二输入端四与非门 74LS04:六反相器 74LS08:二输入端四与门 74LS20:四输入端双与非门 2. 各部分电路的设计过程 (1时分秒计数器的设计 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器 及时个位和时十位计数器电路构成, 其中秒个位和秒十位计数器、 分 个位和分十位计数器为 60进制计数器,而根据设计要求,时个位和 时十位计数器为 12进制计数器。 秒 /分钟显示电路 :由于秒钟与分钟的都是为 60进制的,所以它 们的电路大体上是一样的,都是由一个 10进制计数器和一个 6进制 计数器组成;有所不同的是分钟显示电路中的 10进制计数器的 ENP 和 ENT 引脚是由秒钟显示电路的进位信号控制的。 分和秒计数器都是模 M=60的计数器,其计数规律为 00— 01—? — 58— 59— 00? 。可选两片 74LS160设计较为简单。 时计数器是一个“ 12翻 1”的特殊进制计数器,即当数字钟运行 到 12时 59分 59秒时,秒的个位计数器再输入一个秒脉冲时,数字 钟应自动显示为 01时 00分 00秒,实现日常生活中习惯用的计时规 律。可选两片 74LS160设计。 图 2 60进制同步递增计数器 图 3 12进制同步递增计数器 (2 校时电路的设计 S1为校“分”用的控制开关, S2为校“时”用的控制开关。校时 脉冲采用 1Hz 脉冲,当 S1或 S2分别为“ 0”时可进行校时 。 11S1 CP S CP CP =?+? 校 时 秒 进 位 22S2 CP S CP CP =?+? 分 进 位 校 时 图 4 校时电路 当重新接通电源或走时出现误差时都需要对时间进行校正。 通常,校正时间的方法是:首先截断正常的计数通路,然后再进 行人工出触发计数或将频率较高的方波信号加到需要校正的计数 单元的输入端,校正好后,再转入正常计时状态即可。根据要求, 数字钟应具有分校正和时校正功能,因此,应截断分个位和时个 位的直接计数通路,并采用正常计时信号与校正信号可以随时切 换的电路接入其中。 (3仿广播电台整点报时电路的设计 设 4声低音(约 500Hz 分别发生在 59分 51秒、 53秒、 55秒及 57秒,最后一声高音(约 1kHz 发生在 59分 59秒,它们的持续时 间均为 1秒。如表 1所示。实现电路如图 5所示。 表 秒个位计数器的状态 图 仿广播电台整点报时电路 CP(秒 Q 3S1 Q 2S1 Q 1S1 Q 0S1 功 能 50 0