可测试结构设计说明.pptVIP

基于总线的专门测试技术 专门测试设计是设计者长年设计积累的 设计技巧，对于解决复杂电路的测试还 是相当有效的。 功能 单元1 功能 单元2 功能 单元N 总线 10.3.2 扫描测试技术 扫描（Scan）测试设计是可测试性设计的一种方法。可应用于任何规则的集成电路，扫描测试设计能提供较高质量的测试码，使测试设计过程自动化，并全面缩短测试运行时间。为了充分利用扫描设计技术的潜力，在设计时必须严格遵守可测试性设计规则。此外，扫描测试技术需要额外的硬件开销。 1. 电平敏感扫描设计 电平敏感扫描设计(Level Sensitive Scan Design，简称为LSSD)。 在LSSD中，有2个基本原则：第一，电路是电平敏感的。采用电平触发代替边沿触发，可以克服竞争问题。第二，所有的寄存器都可被转变成串行移位寄存器。 LSSD基的本单元 移位寄存锁存器SRL(Shift Register Latch) D C T1 I A D T2 B 组合逻辑电路 组合逻辑电路 输入 扫描 输入 扫描寄存器 扫描输出 输出 DCIA DCIA DCIA Q B QB DB 组合逻辑 DCIA DCIA DCIA Q B QB DB QB1 QB2 QB3 串行数据输出 C1 串行输入 移位clk C2 10.3.3 内建自测试技术 内建自测试（Built-In Self-Test，简称BIST），是在芯片内部产生测试码、并对测试结果进行分析的测试技术。 通常由伪随机序列发生器产生内测试码，并使用一个特征分析器观察输出信号。 伪随机序列发生器是一个线性反馈移位寄存器LFSR（Linear Feedback Shift Register），按一个长度为N的生成多项式产生伪随机序列。 四位伪随机序列发生器 生成多项式为g(x)=1+x+x4的4位伪随机序列发生器 D Q clk D Q clk D Q clk D Q clk 知识回顾Knowledge Review * Q 第十章 可测试结构设计 10.1 大规模集成电路可测试设计的意义 ·芯片生产后测试， ·芯片封装完成后的电路测试， ·集成电路装上PCB后测试， ·系统成套完成后测试， ·在使用现场测试。 1 10 100 1000 10000 在集成电路生产和使用过程中，尽可能早 地发现产品的故障，对降低生产成本和使 用成本具有重大意义。 测试结果的可靠性取决于测试信号的正确性和完整性。 测试用的输入信号称为测试失量信号或测试码。测试码的产生方法称为测试码生成，测试码可以由人工生成，也可以由计算机自动生成。 对于具有n个输入的组合电路，每一个测试失量可以唯一决定一个无故障输出，因而每个测试向量都可以是一个测试。n个输入的电路，最多有2n个测试失量。 对于一个具有n个输入并且在电路内具有m个寄存器的电路，最多有2n+m个测试失量。 测试码的设计目标是希望以尽可能小的测试失量集合，得到尽可能高的故障覆盖率。 故障覆盖率= 故障总数-不可测故障数 已测故障数 ×100% 集成度(千门) 测试开销 0 5 10 10.2 可测试性基础 10.2.1 故障模型 功能块级故障模型， 逻辑门级故障模型, 晶体管级故障模型。 故障模型应具备精确性和易处理性两个特点，以便准确地反映某一类故障对电路和系统的影响，并进行各种运算处理。 逻辑门级故障，即由于电路的逻辑值变化引起逻辑功能发生错误的故障。 10.2.1 故障模型 1. 固定故障（stuck-at fault） 固定故障是指电路中某个信号线（输出或输入）的逻辑电平固定不变。固定型故障又有单固定故障和多固定故障之分。 电路中有且只有一条线存在固定型故障，称为单固定故障 ,它主要反映某一个信号线上的逻辑电平不可控，在系统运行的过程中永远固定在一个电平上。如果该电平固定为高电平，则称为固定1故障（stuck-at-1），记为s-a-1；如果固定为低电平，则称为固定0故障（stuck-at-0），简记s-a-0。 二输入或非门的s-a-1故障 2. 桥接故障（bridging fault）模型 当两根或者多根信号线连接在一起而引起电路发生的故障称为桥接故障。桥接故障有明显的规律，即在搭接线处实现线逻辑，正逻辑时实现的是线与功能，负逻辑时实现的是线或。 + a b c s-a-1 桥接故障 a b c + y 原电路 + a b c y 正逻辑等效 故