第七章可编程定时器接口8253.pptVIP

7.1 并行通信与串行通信 一、并行通信 二、串行通信 1、串行数据的传送方式 2、调制与解调 3、同步通信和异步通信 4、串行通信的数据校验 5、串行通信的接口标准 7.2 可编程定时器8253 主要内容 1、8253的内部结构 2、8253的引脚功能 3、8253的工作方式 4、8253的应用举例 基本要求： 1、掌握8253的工作方式和编程 2、掌握8253的内部结构及引脚功能 3、掌握8253的应用 * 教学目的： 1、了解并行通信及串行通信的一般概念； 2、掌握几种可编程接口芯片的应用。 教学内容： 1、可编程定时计数器8253 2、可编程并行接口8255 3、模拟量的输入输出 4、键盘技术和和LED 第七章 常用的数字接口电路 一、概述 1、定时信号的产生方法 软件定时 硬件定时 2、定时/计数器的工作原理 加法计数器 减法计数器 二、8253的内部结构 1、8253的主要特点 2、引线及功能 3、内部结构 三、8253的工作方式 1、区分标志 输出的波形； 启动计数器的触发方式； 计数过程中，GATE对计数操作的影响； 软件启动 GATE端为高电平； 置入计数初值后的第2个CLK脉冲的下降沿； GATE端有一个上升沿 对应CLK脉冲的下降沿 硬件启动 2、遵循规则 控制字写入计数器时，所有的控制逻辑电路立即复位，输出端OUT进入初始状态(高电平或低电平)； 计数初值写入计数初值寄存器后，要经过一个时钟上升沿和一个下降沿，计数器才开始计数； 在时钟脉冲的上升沿对门控信号GATE进行采样，来检测是何种触发方式 在时钟脉冲的下降沿，计数器作减1操作； 1、方式0 — 计数结束产生中断 软件启动，不自动重复计数 输出波形：延时时间可变的一个上升沿 方式0 — 注意事项： 在整个计数过程中，GATE端应始终保持高电平，若GATE变为低电平，则暂停计数，当GATE又为高时，再接着计数； 在方式0下，每写入一次计数初值，只计数一个周期； 在计数过程中可以修改计数初值，如果是8位计数初值，在写入新的计数初值后，计数器将按新计数初值重新开始计数；如果是16位计数初值，在写入第一个字节后，计数器停止计数，在写入第二个字节后，计数器按照新的计数初值开始计数。 2、方式1 —可重复触发的单稳态触发器 硬件启动，不自动重复计数; 输出波形：宽度为N×TCLK的单一负脉冲; 方式1—注意事项： 计数一旦启动，GATE端变低也不会影响计数； 可重复触发。当计数结束后，不用再次写入计数初值，可用GATE的上升沿重新触发一次计数器，即可产生一个同样宽度的负脉冲； 在计数过程中，若写入新的计数值，则本次计数过程的输出不受影响。只有当本次计数结束后，再次触发，计数器才开始按照新的计数值进行计数； 如若在计数期间，门控信号又出现上升沿，则在下一个CLK脉冲的上升沿使计数器重新装入计数初值，并紧接着在CLK的下降沿重新开始计数，这时，负脉冲的宽度将会加宽。 3、方式2 —频率发生器 软、硬件启动，自动重复计数 输出波形：一个连续负脉冲信号 方式2—注意事项： 写入控制字后，OUT端为高电平，如果此时GATE为高电平，则装入计数初值后，计数器在下一个CLK的下降沿开始计数，当计数值减为1时，OUT端变为高电平。 完成一次计数过程后，输出端OUT又变为高电平，开始一个新的计数过程，由此可已持续进行下去。(前提条件是门控信号为高电平) 门控信号GATE=1时，计数进行，GATE=0时，计数结束。在计数过程中，当门控信号GATE由高变为低时，计数停止，但输出端仍保持高电平，当门控信号GATE又变为高电平时，在下一个时钟的下降沿，计数器将从头开始重新计数。 在计数期间，如果送入新的计数值，而门控信号一直维 持高电平，那么输出端OUT将不受影响，但在下一个输出周期中，将按新的计数值进行计数。 在计数期间，如果送入新的计数值，而门控信号GATE又出现了上升沿，那么，在下一个时钟脉冲时，新的计数值被送入计数执行部件，从而由新的计数值开始重新计数。 输出一个连续的脉冲信号，占空比为N-1：1 4、方式3 —方波发生器 软、硬件启动，自动重复计数 输出波形：周期为N×TCLK的连续方波 写入控制字后，OUT端变为高电平，若此时GATE=1，则装入计数初值后开始计数。 若计数值N为偶数，则计数到N/2时，OUT端变低，再接着计数到0时，OUT端又变高，输出端的高低电平持续时间相等。 若计数值N为奇数时，输出波形不对称，前(N+1)/2个时钟周期，OUT端为高电平，后(N-1)/2个周期，OUT端为