计时脉波与时序电路.pptVIP

第七章計時脈波與時序電路 計時脈波波形 系統時鐘(system clock)是數位系統的心臟。 數位系統中的信號會隨時間而變化，也稱為動態數位邏輯準位。 計時脈波波形每一信號定義出基本時序間隔，此間隔即為邏輯動作執行的時間範圍，也稱為計時脈波週期(clock cycle time)。此脈波必須週期性且穩定。 同步操作 同步操作(synchronous operation)：幾乎所有數位系統電路狀態改變均需與系統時鐘同步。 正緣變遷(positive transition, PT)時，使電路改變狀態，稱之為正緣觸發(positive-edge-triggered)。 負緣變遷(negative transition, NT)時，使電路改變狀態，稱之為負緣觸發(negative-edge-triggered)。 若不需靠計時脈波信號作同步而改變狀態之操作稱為非同步操作(asynchronous operation)，如按鈕開關。 Ex. 7-1 pp. 356 Ex. 7-2 pp. 356 理想計時脈波 脈波準位必須絕對穩定其穩定性比電壓準位的絕對值重要 脈波準位必須從高準位跳降至低準位，或由低準位跳升至高準位。 必須具備穩定的頻率變化 短時間穩定性(short-term stability) 長時間穩定性(long-term stability) 理想計時脈波 實際計