湘潭大学计算机原理实验一算术逻辑单元ALU实验报告.docxVIP

计算机原理与设计实验报告 实验一算术逻辑单元ALU 姓名:XXX 学号：2013551728 班级：13级软件工程2班 实验日期：2014年10月22日 实验地点 信息楼605 硬件环境 Intel(R) Core? i3-3240 ,1.91GB 系统环境 Windows XP SP3 设计软件 Quartus II 13.0 器件型号 EP1C12QC240C8 实验目的 理解算术逻辑单元ALU的工作原理。 掌握算术逻辑单元ALU的设计方法。 验证32位算术逻辑单元ALU的加、减、与、移位功能。 按给定数据，完成儿种指定的算术和逻辑运算。 实验内容 算术逻辑单元ALU的设计如图1-1所示。其屮运算器addsub32能实现32位的加减运算。 参加运算的两个32位数据分别为A[31?.O]和B[31..O],运算模式由aluc[3..O]的16种组合决 定,而aluc[3..O]的值由4位2进制计数器LPM.COUNTER产生，计数时钟是Selk（图1-1）； rl31..O]为输岀结果，Z为运算后的零标志位。ALU功能如表1-1所示。 表1-1 ALU的运算功能 选择端aluc ALU功能 3 2 10 *000 R = A 加B *001 R = A与B *010 R = A 十 B *10 0 F = A ? B *10 1 R = A + B *110 R =将B逻辑左移16位 0 0 11 R = B逻辑左移4[4..O]位 0 111 R = B逻辑右移4[4..O]位 1111 R = B算数右移4[4..O]位 注1、*表示每一位都移至下一更髙有效位，“ + ”是逻辑或，“加”是算术加 实验步骤 (1)设计ALU元件 ALU元件设计代码： module alu (a,b,aluc上z); input [31:0] a,b; input [3:0] aluc; output [31:0] r; output z; assign r = cal(a,b,aluc); assign z = ~lr; function [31:0] cal; input [31:0] a,b; input [3:0] aluc; casex (aluc) 4bxOOO: cal=a+b; 4,bxl()0: cal=a-b; 4bx001: cal=ab; 4bxl01: cal=alb; 4bxOlO: cal=aAb; 4bxllO: cal二{b[15:0],16h0}; 41)x011: cal=b?a[4:0]; 4b0111: cal=b?a[4:0]; 4blll 1: cal=$signed(b)?a[4:0]; endcase endfunction endmodule （2）以原理图方式建立顶层文件工程 原理图如 LPM LATCH qO Parameter Value LPM-WIDTH 8 LPM-AVALUE 旳..0] 7 0] 5(31 .0] adr Parameter Value ：mst2 LPM.WIDTH 8 ? ? ? ? ? ?? ? ? ?? ? ? ? ? ? ■?■????? ■???”???? LPM-AVALUE inst …:LPM LATCH aset dataQ gate aconst .?????^0??????????????????i1 ? ? 11? i 二— DB7 01 …:IN(7..O] Q0 :rU ? ? ? ??????????????????????? ...：AO B1 clock PIN 238 rstf aset dataQ gate aconst act Ipm counted up countei Q【3..O] a[31 0] 431..O] 0131 0] z abc|3..0] ? ? ■???????????????????????????????????????????????????????? ??九芯:_| ALUC[3 0] （3）查看波形图 波形图如下: 80.0 ns 320.0 ns 400.0 ns 560.0 ns 720.0 ns 160.0 ns 240.0 ns 480.0 ns 800.0 ns mo ns 960.0 ns Valje at ;CLR AO Bl HO IN H09 ：＜ BO?00(X? Koooaxi 00(X)1010 D6 BOXJOOOM SCLK BO DO 10 D1C0 1100 8(X00 ALUCXX OOOOCOOO XXX 0(X)00000 X 0100(X?1 X 000101