FPGA_ASIC-FPGA配合NIOS技术的精确调频发生器.docVIP

FPGA配合NIOS技术的精确调频发生器 中图分类号:TN911.7 作者:张伟 张燕峰 摘要:本设计以Altera公司的APEX FPGA器件为核心,采用直接数字频率合成技术(DDS,辅以必要的模拟与数字转换电路,形成一个精确调频发生器。本系统的主要特色:可以产生任意波形的信号,输出信号的频率可精确调整,且频率稳定度很高。本系统也可以实现扫频信号输出,且扫频起点、终点和步长均可调整。同时对输入模拟信号采集,并用Nios对采样数据处理实现全数字调频。Abstract: The system is designed to construct a Waveform Generator based on DDS, with FPGA of Altera Corporation, complimented by necessary analog and digital conversion circuit. The character of the system is as follow: the system can generate random wave signal, the frequency of output signal can be adjusted accurately, the stability of output frequency is very high. Also the system can export the swept signal with adjustable start-point, end-point and swept step. The extended application can gather the input analogy signal , and apply NIOS to deal with the sampling signal such that frequency modulation, frequency conversion function can be realized all in digital. 一、概述 在常用的信号源及信号处理设计方案中,RC/LC振荡电路频率调整方便,但是它的工作频率稳定度较低。频率稳定度较低导致系统的工作稳定度降低,使其不适用于对精度要求较高的场合。晶振具有稳定且较高的频率,其频率稳定精度可达到10-6以上,但是它的频率是固定不可调的。晶振不能很方便地产生各种频率可变的信号。晶振加锁相环(PLL电路可结合晶振频率稳定度高和锁相环频率可调的优点,但是输出频率只能成倍的变换,还是不能解决频率可调的根本问题;频率合成器则通过一排晶体振荡器来产生的各种频率的信号,通过开关进行频率混合实现频率合成,但外围电路复杂,分辨率难以提高。 DDS(Direct Digital Frequency Synthesis技术的出现无疑为我们提供了一种新的选择。DDS技术采用晶振作为系统的时钟,从而提高了输出频率的稳定性;频率控制字及相位累加器的位数决定了频率分辨率,其计算公式为△f =fclk/2N 。这里fclk为系统时钟频率;N 为相位累加器的位数。随N增大使得频率分辨率提高;同时频率控制字的可调整性使得系统输出频率非常容易调整。 在此思想指导下,我们应用ALTERA公司的FPGA器件、QuartusⅡ开发环境和NIOS 软核等相关的开发工具,采用VHDL语言及SOPC设计思想,辅以必要的模拟与数字转换电路,构成了一个基于DDS技术的数字调频发生器,该设计解决了输出频率在精确度和可调性之间的矛盾。 二、功能说明 本系统由数字式点频信号发生器、扫频信号源和全数字调频发生器三部分组成。 1、信号发生器 具有产生多种波形(如:正弦波、三角波、锯齿波和方波4种波形的功能。用键盘输入选择上述波形,并可进行相位连续切换。重复频率可调,且相位连续调整,频率步进间隔可扩,输出波形幅度可调整,并具有实时显示输出波形频率和幅度值的功能。 2、扫频信号发生器 具有输出正弦波扫频信号的功能。用键盘输入编辑生成扫频信号,控制输入上、下限及步进频率,可进行随时暂停,并具有扫频延时回放功能。 3、全数字调频发生器 对采样信号进行全数字调频,可以输出具有原信号信息的调频信号,把输入的模拟信号幅度的变化转化为载波频率的变化,简单的实现全数字调频信号发生器。重复频率可调,且相位连续调频,频率步进间隔可扩。 三、系统构成 系统设计框图如图1所示: 图1 系统设计框图 四、设计描述 随着电子技术的发展和大规模集成电路制作工艺的提高,DDS(Direct Digital Frequency Synthesis技术的出现无疑为我们提供了一种选择。但是DDS技术是否适合设计所要求的