信号和协议测试方案.docVIP

PCIE Gen1-Gen2 信号和协议测试方案 PCI-Express的前身是PCI和PCI-X,相对传统的并行总线架构来说,PCIE 采用多对高速串行总线进行点对点的连接,因此可以提供很高的总线带宽,同时由于上层与PCI的兼容性和成熟的技术,在台式机、笔记本、服务器等应用中已经成为标准的接口,在很多需要高速数据交换嵌入式的应用中,PCIE也越来越普及。 PCIE采用多对高速差分信号传输数据,数据速率可以是1代的2.5Gbps或2代的5Gbps,根据总线吞吐带宽的要求,可以选择x1/ x2/ x4/ x8/ x16/ x32的模式,即可以根据需要选择需要的差分对的数量,使用起来非常灵活。为了保证高速信号的传输,PCIE使用差分线提供双向数据收发,因此可以用比较小的信号摆幅提供更高的传输速率,而且差分线本身具有更好的抗干扰能力和更小的EMI,可以支持更长的电缆传输。PCIE的测试主要分为物理层的信号测试和传输层/数据链路层的协议测试,下面从两个个方面分别介绍。 一、PCIE的信号测试 由于PCIE的信号速率比较高,因此要对PCIE信号进行可靠的探测,对于示波器和探头的要求也非常高。PCIE的信号电气规范主要是参照PCI-SIG发布的PCI Express? Base Specification Revision 2.0第四章物理层部分的要求,其测试方法可以参考PCI-SIG网站上关于一致性测试的要求。对于PCIE的1代信号的测试需要示波器的带宽是6GHz,对于PCIE的2代信号的测试需要示波器的带宽是13GHz。 Agilent的DSA90000系列示波器由于具有业内最小的底噪声和触发抖动,最平坦的带内频响特性和很小的Return Loss,因此非常适合于进行象PCIE这样的高速信号的测量。同时Agilent的DSA90000系列示波器还具有业内最深的存储深度(每通道的内存可以到1Gpts,适合用于复杂事件的记录和分析。 要进行PCIE信号的测试,只有示波器是不够的,为了方便地进行PCIE信号的分析,还需要有测试夹具和测试软件。测试夹具的目的是把PCIE信号引出,提供一个标准的测试接口以方便测试,测试夹具可以从PCI-SIG购买 (/specifications/ordering_information,型号分为CLB(Compliance Load Board和CBB(Compliance Base Board。CLB用于主板 的测试,CBB用于PCIE接口卡的测试。下图是夹具的图示。 对于一些嵌入式的PCIE应用,由于没有标准的PCIE插槽,所以可以使用焊接探头的连接方式,即通过焊接探头焊在接收端进行信号测试。 另外,PCIE规定了很多PCIE信号的参数,如果不借助相应的软件,要 完全手动进行这些参数的测量是一件非常烦琐和耗时耗力的工作,为了便于 用户完成PCIE信号的测量,可以选择PCI-SIG的SigTest软件示波器厂家 会提供的相应的测试软件。 下图是Agilent N5393B PCIE一致性测试软件提供的测试项目。 只需要顺序选择好测试速率、测试项目并根据提示进行连接,然后运行测试软件即可。下图是软件中提供的一个连接示意图: 软件运行后,示波器会自动设置时基、垂直增益、触发等参数并进行测量,测量结果会汇总成一个html格式的测试报告,报告中列出了测试的项目、是否 通过、spec的要求、实测值、margin等。如下图所示: 同时,由于PCIE的抖动测试中要求分别测试TJ和DJ的大小,而信号中抖动的成因是很复杂的的,总的抖动成分TJ中包含了确定性抖动DJ和随机抖动RJ,而DJ和RJ又分别是由很多因素构成。PCIE要准确测量TJ和DJ,需要借助于相应的抖动分析软件,因此PCIE信号的抖动测量还需要Agilent 的EzJIt Plus软件帮助完成抖动的分解。下图是抖动的分解图以及EzJIt Plus的一个测试例子。 为了控制EMI,PCIE中还定义了扩频时钟(SSC,在使用SSC的情况下, PCIE的数据速率可以在(-0.5%~0的范围内变化,调制频率30~33kHz,下 表是对SSC的定义: 也就是说,对于PCIE II来说,允许数据速率在(5G-25Mbps~5Gbps 间变化,变化频率是30~33kHz。借助于EzJit软件,可以方便地进行SSC 的调制频率和调制深度的测量。 在PCIE的抖动和模板的测试中,需要先从数据流中恢复出理想时钟,以此为基准进行测量,否则眼图和抖动的测量都是没有依据的。如下表中是PCIE的Receiver的时钟锁相环的带宽要求。 要依据标准从数据流中恢复时钟,就还需要借助Agilent的高速串行数据分析软件E2688A。E2688A可以灵活设置PCIE时