...（上）（Verilog+Quartus Ⅱ+Cyclone版）主讲杨全胜东南大...演示课件.pptVIP

MiniSys指令格式详解 100 100 100 100 hhjkl * MiniSys指令格式详解 hhjkl * MiniSys指令格式详解 hhjkl * MiniSys指令格式详解 hhjkl * 第3章 MiniSys的设计 MiniSys CPU设计架构 MiniSys CPU中各个单元 指令执行的分析 设计流水线处理器的考虑 设计多核处理器的考虑 hhjkl * MiniSys CPU设计架构（1） 指令执行的步骤 ifetch idecode Control Execute Write Dmemory hhjkl * PC Clock 程序ROM 读地址 指令 [31-0] ＋ 4 控制单元 op 寄存器 0 1 func rs rt rd readR1 readR2 writeR writeD Clock readD1 readD2 Regdst WE Alusrc 符号扩展 immediate 0 1 A B Zero Alu result ALU Address Write Data Mem data 数据RAM 1 0 WE 1 0 jal Regwrite MemtoReg MemWrite Sftmd/sftm/I_format ＋ 左移2位 nBranch Branch 0 1 0 1 jmp | jal 左移2位 address PC+4 1 0 jrn MIPS instruction format op I-format J-format R-format rs rt rd func op rs rt immediate op address * hhjkl MiniSys CPU中各单元（1） Fetch（取指单元） 定义指令ROM存储器 到程序ROM中取指令 对PC值进行＋4处理 完成各种跳转指令的PC修改功能 在有中断的情况下处理中断到来时的PC修改 hhjkl * immediate rd PC Clock 程序ROM 读地址 指令 [31-0] ＋ 4 控制单元 op 寄存器 0 1 func rs rt readR1 readR2 writeR writeD Clock readD1 readD2 Regdst WE Alusrc 符号扩展 0 1 A B Zero Alu result ALU Address Write Data Mem data 数据RAM 1 0 WE 1 0 jal Regwrite Memtoreg Memwrite Aluctl/slt/sftmd/sftm/I_format ＋ 左移2位 nBranch Branch 0 1 0 1 jmp | jal 左移2位 addresst PC+4 1 0 jrn 取指单元的设计 * hhjkl 指令ROM的初始化文件 prgmip32.mif文件（自行创建） DEPTH = 1024; -- 10位地址线 210＝1024 WIDTH = 32; -- 数据宽度32位 ADDRESS_RADIX = HEX; --地址采用16进制描述 DATA_RADIX = HEX; -- 数据采用16进制描述 CONTENT BEGIN 0 : 8c020000; --lw $2 0($0) 1 : 8c030002; --lw $3 2($0) [19..3FD] : 3FE: -- jr $1A 中断0返回 3FF: -- jr $1B 中断1返回 END; hhjkl * 指令ROM的例化 lpm_rom prgrom(.address(PC[11:2]),.inclock(clock),.q(Jpadr)); // 实际上给出的地址是PC除4的结果，因为MIF文件按0、1、2、 // 3排列的 defparam prgrom.lpm_width = 32; //数据（指令）宽度32位 defparam prgrom.lpm_widthad = 10; //地址线宽度9位 defparam prgrom.lpm_file = prgmip32.mif; defparam prgrom.lpm_outdata = UNREGISTERED; defparam prgrom.lpm_address_control = REGISTERED; hhjkl * MiniSys CPU中各单元（2） Decode（译码单元） 定义寄存器组 对寄存器组进行读写操作 根据指令译码结果，决定向其他