第五次课-第4章--VHDL语言.pptVIP

使用CASE语句需注意以下几点： ① 当执行到CASE语句时，首先计算表达式的值，将计算结果与备选的常数值进行比较，并执行与表达式值相同的常数值所对应的顺序语句。知道了这个过程就很容易理解，若某个常数值出现了两次，而两次所对应的顺序语句不相同，编译器将无法判断究竟应该执行哪条语句，因此CASE语句要求WHEN后所跟的备选常数值不允许重复。 ② 注意到例4-25中CASE语句的最后有一句“WHEN OTHERS”语句。该语句代表已给的各常数值中未能列出的其他可能的取值。除非给出的常数值涵盖了所有可能的取值，否则最后一句必须加“OTHERS”。比如某信号是STD_LOGIC类型，则该信号可能的取值除了“1”和“0”外，还有可能是“U未初始化”、“X(强未知)”、“Z(高阻)”、“-(忽略)”等其他可能的结果，若不加该语句，编译器会给出错误信息，指出若干值没有指定(如有的编译器给出错误信息“choices u to － not specified”)。 ③ CASE的常数值部分表达方法有：单个取值(如7)、数值范围(如5 TO 7，即取值为5、6、7时)、并列值(如4 | 7，表示取4或取7时)。 ④ 对于本身就有优先关系的逻辑关系(如优先编码器)，用IF语句比用CASE语句更合适。 signal value:integer range 0 to 15; signal out1:std_logic; ... case value is case value is when 0=out1=1; when 0 to 10 =out1=1; when 1=out1=0; when 5 to 15 =out1=0; end case; end case; 2~15值未涵盖 5~10的值重叠 第4章 VHDL语言 13.8 P370 构成结构体的并行语句主要有7种： 块语句block 进程语句 precess 并行赋值语句 条件信号赋值语句 元件例化语句 生成语句 并行语句： BLOCK语句(13.8.2 P371) 下面就对这三种子结构进行详细的说明。 1．BLOCK语句结构描述 使用过Portel软件的读者都知道，画一个较大的电路原理图时，通常可分为几个子模块进行绘制，而其中每个子模块都可以是一个具体的电路原理图；倘若子模块仍很大，还可以往下再分子模块。VHDL语言中的块(BLOCK)结构的应用类似于此。 BLOCK语句 事实上，BLOCK语句的应用只是一种将结构体中的并行描述语句进行组合的方法，VHDL程序的设计者使用BLOCK的目的主要是为改善程序的可读性或关闭某些信号，以BLOCK语句对大型电路进行的划分仅限于形式上的，而不会改变电路的逻辑功能。设计者可以合理地将一个模块划分为数个区域，在每个块中都能定义或描述局部信号、数据类型和常量。所有能在结构体的说明部分进行说明的对象都可以在BLOCK的说明部分进行说明。 块语句 （13.8.2 P371） BLOCK语句的书写格式如下(其中加方括号的为可选内容)： 块标号名：BLOCK [块保护表达式] [接口说明语句] [类属参数说明语句] BEGIN 并行语句 END BLOCK 块标号名； 注意：在块语句前，必须设置一个块标号，并在结尾END BLOCK 后也加上块标号。 接口说明 类似于实体的定义部分，包含：PORT,GENERIC,PORT MAP ,GENERIC MAP引导的接口说明语句，对 BLOCK的接口设置以及外界信号的连接状况加以说明。 如例4-5采用了BLOCK语句来描述全加器电路。 [例8-5] ENTITY Full_add IS PORT(ADD1,ADD2,CARIN : IN BIT;