信号完整性和PCB板EMI规则.pptVIP

信号完整性和PCB板EMI规则 Hunter.shi@ 前言 新世纪以来,科技水平越来越高,电子的集成度也是越来越高.随着集成电路输出开关速度提高以及PCB板密度增加,信号完整性已经成为高速数字PCB设计必须关心的问题之一.元器件和PCB板的参数,元器件在PCB板上的布局,高速信号的布线等因素,都会引起信号完整性(SI)问题,导致系统工作不稳定,甚至完全不工作.如何在PCB板的设计过程中充分考虑到信号完整性的因素,并采取有效的控制措施,已经成为当今PCB设计业界中的一个热门课题. 概念 信号完整性(SI)是指信号在电路中以正确的时序和电压作出响应的能力.如果电路中信号能够以要求的时序，持续时间和电压幅度到达的IC,则该电路具有较好的信号完整性,这是一种理想的情况.反之,当信号不能正常响应时,就出现了信号完整性问题.从广义上来讲,信号完整性问题主要表现在5个方面:反射,串扰,延迟,同步切换噪声(SSN)和电磁兼容性(EMI),这5大方面也是互有关联,并非完全划分开来. 2.反射 反射的概念: 当PCB板上导线(高速数字系统中称之为传输线)的特性阻抗与负载阻抗不匹配时,信号在到达接收端后有一部分能量将沿着传输线反射回去,使信号发生畸变,甚至出现信号的过冲和下冲,信号如果在传输线上来回反射就会产生振铃和环绕振荡. 传输线上的阻抗不连续会导致信号反射，我们以图2所示的理想传输线模型来分析与信号反射有关的重要参数。图中，理想传输线L被内阻为R0的数字信号驱动源VS驱动，传输线的特性阻抗为Z0，负载阻抗为RL。 图2 理想传输线模型及相关参数 式中，L为传输线线长，tr为源端信号的上升时间，tpdL为传输线上每单位长度的带载传输延迟。即当tr小于2TD (TD为信号源端到终端的传输延迟时)，源端完整的电平转移将发生在从传输线的接收端反射回源端的反射波到达源端之前，这时需要使用端接匹配技术，否则会在传输线上引起振铃 传输线的端接通常采用两种策略：（1）使负载阻抗与传输线阻抗匹配，即并行端接（2）使源阻抗与传输线阻抗匹配，即串行端接。即如果负载反射系数或源反射系数二者任一为零，反射将被消除。从系统设计的角度，应首选策略1，因其是在信号能量反射回源端之前在负载端消除反射，即使ρL＝0，因而消除一次反射，这样可以减小噪声、电磁干扰（EMI）及射频干扰（RFI），而策略2则是在源端消除由负载端反射回来的信号，即使ρS＝0和ρL＝1（负载端不加任何匹配），只是消除二次反射，在发生电平转移时，源端会出现持续时间为2TD的半波波形，不过由于策略2实现简单方便，在许多应用中也被广泛采用。两种端接策略各有其优缺点，以下就简要介绍这两类主要的端接方案 1.并行端接:并行端接主要是在尽量靠近负载端的位置加上拉或下拉阻抗以实现终端的阻抗匹配，根据不同的应用环境，并行端接又可分为以下几种类型 (2)戴维宁（Thevenin）端接即分 压器型端接，如右图示。它采用上 拉电阻R1和下拉电阻R2构成端接电 阻，通过R1和R2吸收反射。R1和 R2阻值的选取由下面条件决定。 R1的最大值由可接受的信号的最大上升时间（是RC充放电时间常数的函数）决定,R1的最小值由驱动源的吸电流数值决定。R2的选择应满足当传输线断开时电路逻辑高电平的要求。戴维宁等效阻抗可表示为 RT=R1R2/R1+R2, 这里要求RT等于传输线阻抗Z0以达到最佳匹配。此端接方案虽然降低了对源端器件驱动能力的要求，但却由于在VCC和GROUND之间连接的电阻R1和R2从而一直在从系统电源吸收电流，因此直流功耗较大 并行AC端接如右图所示， 并行AC端接使用电阻和 电容网络（串联RC）作 为端接阻抗。端接电阻R 要小于等于传输线阻抗Z0， 电容C必须大于100pF，推 荐使用0.1uF的多层陶瓷电 容。电容有阻低频通高频 的作用，因此电阻R不是驱动源的直流负载，故这种端接方式无任何直流功耗。 某些情况可以使用肖特基二极管或快速开关硅管进行传输线端接，条件是二极管的开关速度必须至少比信号上升时间快4倍以上。在面包板和底板等线阻抗不好确定的情况下，使用二极管端接即方便又省时。如果在系统调试时发现振铃问题，可以很容易地加入二极管来消除。 典型的二极管端接如图所示。肖特基二极管的低正向电压降Vf（典型0.3到0.45V）将输入信号钳位到GROUND－Vf和VCC＋Vf之间。这样就显著减小了信号的过冲（正尖峰）和下冲（负尖峰）。在某些应用中也可只用一个二极管 . 二极管端接的优点在于：二极管替换了需要电阻和电容元件的戴维宁端接或RC端接，通过二极管钳位减小过冲与下冲，不需要进行线