04-第4章 常用组合逻辑功能器件(天津大学).pptVIP

0 1 2 3 4 5 6 7 A B C P X Q 高位 ≥1 F（Q，X，P） 0 1 2 3 4 5 6 7 A B C P X Q 高位 F（Q，X，P） F(Q,X,P)=m0+m1+m4+m6+m7 F(Q,X,P)=m0m1m4m6m7 ① 利用高电平输出有效的译码器和或门。 ② 利用低电平输出有效的译码器和与非门。 0,1,4,6,7译中之一时,F=1 0,1,4,6,7译中之一时,F=1 实例 ③ 利用高电平输出有效的译码器和或非门。 F(Q,X,P)=m2+m3+m5 0 1 2 3 4 5 6 7 A B C P X Q 高位 ≥1 F（Q，X，P） 为0项(2,3,5)没译中(全0)时,F=1 ④ 利用低电平输出有效的译码器和与门。 F(Q,X,P)=m2m3m5 0 1 2 3 4 5 6 7 A B C P X Q 高位 F（Q，X，P） 为0项(2,3,5)没译中(全1)时,F=1 2. 计算机输入/输出(I/O)接口地址译码电路 0 0 0 0 0 功能: 从多路输入数据中选择其中的一路送至输出端. 数据选择器简称MUX,数据选择器的数据输入端数称为通道数. 4.4 数据选择器 选择信号 n个（地址码）输入 数据输入 2n个 数据输出 数据选择器功能示意图: 以四选一数据选择器为例讨论 功能表 A1 A0 Y 0 0 D0 0 1 D1 0 D2 1 1 D3 输出函数表达式: Y= (A1A0)D0+ (A1A0)D1 + (A1A0)D2+ (A1A0)D3 Y=ΣmiDi i=0 3 4.4.1 数据选择器的电路结构 地址 数据 输出 ≥1 1 A0 A1 D0 D1 D2 D3 Y 1 电路图： Y= (A1A0)D0+ (A1A0)D1 + (A1A0)D2+ (A1A0)D3 A0 A1 D0 D1 D2 D3 Y MUX 0 1 0 1 2 3 G 0 3 逻辑符号 由四选一数据选择器组成十六选一数据选择器的例子 Z Y A1 A0 D0 D1 D2 D3 Y A1 A0 D0 D1 D2 D3 Y A1 A0 D0 D1 D2 D3 Y A1 A0 D0 D1 D2 D3 Y A1 A0 D0 D1 D2 D3 A1 A0 A3 A2 I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 I12 I13I14 I15 数据选择器通道扩展： A3 A2 Y 0 0 D0 0 1 D1 0 D2 1 1 D3 A3A2A1A0= 0000 0101 1010 1111 输入数 TTL CMOS(数字) CMOS(模拟) ECL 16 74150 4515 4067 2×8 74451 4096 8 74151 4512 4051 10164 4×4 74453 2×4 74153 4539 4052 10174 8×2 74604 4×2 74157 4519 10159 常用MUX集成电路 4.4.2 通用数据选择器集成电路 TTL（Transistor-Transistor Logic),晶体管-晶体管逻辑集成电路 CMOS(Complementary Metal Oxide Semiconductor),互补金属氧化物半导体 ECL(emitter coupled logic ),发射极耦合逻辑集成电路 EN 0 1 2 3 0 1 ｝ G 0 3 MUX A0 A1 ST 1D0 1D1 1D2 1D3 2D0 2D1 2D2 2D3 ST 1Y 2Y 逻辑符号 Y=( (A1A0)D0+ (A1A0)D1 + (A1A0)D2+ (A1A0)D3)ST 内部结构由与、或、非等门组成。 74153双4选1数据选择器 功能表 数据选择器的逻辑符号及输入选通端： 以双四选一MUX74153和MUX74HC4539来说明 EN 0 1 2