常用集成时序逻辑器件与应用.pptVIP

下载本文档

2
0
约1.07万字
约 70页
2019-12-14 发布于广东
举报
版权申诉

常用集成时序逻辑器件与应用.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

x z x z 0 1 1 0 1 1 0 1 0 1 0 1 1 0 1 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 3. 序列码检测实现逻辑框图 Z(检测标志) 检测组合电路 Q 1 Q 2 Q n SR ( S L ) n位移位寄存器 CP ... 序列码输入 x 例:设计一个序列码检测电路,输入序列与输出的关系为: 设计考虑 (1)可重叠的1101序列检测; (2)需要3位移位寄存器存前3位110; (4)用74194实现逻辑电路。 (3)检测标志的表达式：Z=Q2Q1Q0X x z x z 0 1 1 0 1 1 0 1 0 1 0 1 1 0 1 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 如何考虑设计不可重叠的序列检测注意：检测到序列后要修改移位寄存器的内容为第一位的反(非)。可重叠不可重叠时序电路的分析步骤: 逻辑电路输出方程激励方程状态表状态方程描述功能时序图状态图四、以MSI为核心的同步时序电路分析例：分析同步时序电路。 LD=QB P=T=1 A=0 B=1 C=QC D=QD 写表达式: Q C Q B Q A LD Q D 操作列状态转移表 LD=QB P=T=1 D=QD C=QC B=1 A=0 0 0 1 0 1 计 0 0 1 1 1 计 0 1 0 0 0 置 0 1 1 0 1 计 0 1 1 1 1 计 1 0 0 0 0 置 1 0 1 0 1 计 1 0 1 1 1 计 1 1 0 0 0 置 1 1 1 0 1 计 1 1 1 1 1 计 0 0 0 0 0 置功能：模M=12计数器例：分析如图所示逻辑电路, 指出计数器的模值。计数器的计数终值：（1111）2=1510 计数器模值M=终值-初值+1 X=1 初值=0101 M=1111-0101+1=1110 计数器的计数初值： D=0 C=X B=X A=1 X=0 初值=0011 M=1111-0011+1=1310 分析过程: 例：分析如图所示逻辑电路。 SL=[Q1Q2Q3][D0D1D2D3D4D5D6D7]T =[Q1Q2Q3][1 X X 1 1 X X 0]T 开始时：S1=1 S0=1 置数: Q1Q2Q3=111 开始后：S1=1 S0=0 左移 Z=Q3 Q 1 Q 2 Q 3 S L X Z 功能分析：该电路为可控序列码发生器，列状态表 SL=[Q1Q2Q3][1 X X 1 1 X X 0]T 0 1 1 1 D7=0 1 0 1 1 0 D6=X=0 0 0 1 0 0 D4=1 0 0 0 0 1 D1=X=0 1 0 0 1 1 D3=1 1 1 1 1 1 D7=0 1 1 1 0 0 D4=1 0 1 1 1 0 D6=X=1 0 1 0 0 1 1 D1=X=1 1 0 1 1 1 D3=1 0 0 1 0 D2=X=1 0 0 1 0 1 D5=X=1 1 1 1 0 1 D5=X=0 1 1 0 1 0 D2=X=0 0 当X=1时，产生1010011序列。当X=0时，产生1001011序列， Z=Q3 * 2.74LS194的应用例: 7 位串入/并出转换电路。 Sr Sr （1）实现串并、并串转换 CP Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 操作 x 0 0 0 0 0 0 0 0 清零 1 0 1 1 1 1 1 1 1 置数 2 d0 0 1 1 1 1 1 1 右移７个时钟 3 d1 d0 0 1 1 1 1 1 4 d2 d1 d0 0 1 1 1 1 5 d3 d2 d1 d0 0 1 1 1 6 d4 d3 d2 d1 d0 0 1 1 7 d5 d4 d3 d2 d1 d0 0 1 8 d6 d5 d4 d3 d2 d1 d0 0 9 0 1 1 1 1 1 1 1 置数 Sr Sr 例: 7 位并入/串出转换电路。 CP Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 操作 1 0 d1 d2 d3 d4 d5 d6 d7 置数 2 1 0 d1 d2 d3 d4 d5 d6 右移７个时钟 3 1 1 0 d1 d2 d3 d4 d5 4 1 1 1 0 d1 d2 d3 d4 5 1 1 1 1 0 d1 d2 d3 6 1 1 1 1 1 0 d1 d2 7 1 1 1 1 1 1 0 d1 8 1 1 1 1 1 1 1 0 9