pcb入库检验规范新2019.docVIP

Q/QDJC JS0707-2006 发行版本：B 第1次修改 第 PAGE II 页 共 2 页 威度电子科技有限公司工艺文件 电容器进货检验规范 发行版本：B Q/QDJCJS0707-2006 第1次修改 　　　　　　　　　　　　　　　　　　　　　　 第 PAGE I 页 共 2 页 电路印制板入库检验规范 发行版本：B 发行版本：B 2006-03-15 发布 2006-03-15实施 编制: 审核: 批准: 青岛积成电子有限公司 中国 青岛 修订历史记录 版本号 修订日期 修订人 审批人 相对前一版本的修订内容以及章节/页码 A 2006-3-15 初始创建 B 2012-9-14 4.1.1、4.1.6，完善 4.2性能测试 项次 检验项目 使用工具 取样类别 参考资料或标准 检验方法及程序 1 包装与标识 目视 包装进料检验规范 1. 于正常照度下，检查包装是否良好，标示是否正确。 2 承认书核对 　 　 承认书或 检查此料号材料之承认,书看是 sample 否为承认过之材料 3 外观 目视 MIL-105ELEVEL II单次抽样 　 2.于正常照度下或使用放大镜台灯，眼睛距离待测物30公分检查外观。 放大镜 4 尺寸 游标卡尺60倍高脚镜孔径规相关零组件 N=5 PCB尺寸一览表 3.使用卡尺或高脚镜或孔径规测量各部份尺寸是否与 PCB 尺寸一览表相符合或以相关零组件试插检视可否契合。 5 线路开路与短路 万用电表 　 　 4.外观检查后，有开路或短路可能的线路则以万用电表量测有否开路或短路。 6 防焊漆附着 1H 铅笔3M #600胶带 　 　 5. 以3M #600胶带粘贴于板面后以垂直拉起胶带后，检视防焊漆有无脱落现象，或以1H铅笔刮6次后，检视有无露铜现象。 7 板弯翘 平台 　 　 6. 拆包检验时发现板与板间有明显间隙时则将印刷电路板放置于平台上，以检视与花岗石平台之空隙间距是否大于或等于1.4mm。 8 焊锡实验 N=1 　 　 7.零件沾锡实验结果:吃锡面大于95%则符合允收要求  1.线路： 项目 缺 点 说 明 线宽、线距 线路宽度、间距误差超过原稿标准线路宽度、间距的+/-20%误差范围。 断线 线路中断、开路 短路 线路导体过近或杂质搭附或铜屑残留线路导体附近产生短路 缺口 缺口宽度大于标准线宽的1/5以上，缺口长度大于标准线宽，或在大铜面时直径长度超过20mil(见附图一)或于大铜面时直径长度超过10mil。 针孔 线路破洞类似地中海情形宽度大于标准线宽的1/5以上，长度大于标准线宽(见附图二)。 烧焦 电流过强造成线路烧焦、碳渣或黑点而未处理干净。 扭曲变形 线路遭外力刮伤或撞击而扭曲变形或与原位置不符。 补线(见附图三) 单面补线超过三处。 　 补线长度超过10mm(含补漆范围)。 　 相邻两线路同时补线。 　 线路转弯处、或CHIP、SMD零件下方补线。 　 补线处离锡垫距离小于120mil。 　 补线后线路不平整或扭曲歪斜。 　 线路与锡垫交接处补线。 氧化 线路导体氧化使部份线路导体区域变色(变暗)者。 露铜、沾锡 于组装后可被零件盖住的范围外超过三处或单点沾锡、露铜直径长度超过20mil。 　 虽于组装后可被零件盖住的范围内露铜但未补漆。 　 两相邻线路同时露铜或沾锡。 　 在焊锡面相邻二线路或紧邻孔边且间距在10mil内之单一线路露铜或沾锡(无论面积大小)。(见附图四) 残铜 蚀铜不净所产生的残铜于非线路区域但直径长度超过10mil。于线距20mil以内的两线路间残铜不论面积大小 附着不良 因制作不良或不明原因影响造成线路脱离基板而翘起的现象 2.孔:V 　 　 　 　 　 孔破或露铜 孔破超过三个或超过孔壁面积10%或在导通孔上下各10%区域面积内有针孔、缺口、裂痕或露铜(见附图五)。 孔边径 钻孔偏差导致孔边距小于2mil或垫圈破损(见附图六) 孔径过大 钻孔过大或镀层厚度不足，以致孔径过大超过规格上限(+3mil)。 孔径过小 钻孔过小或镀层厚度太厚，以致孔径过小超过规格下限(-3mil)。 孔塞 零件孔内有锡、铜渣或异物集结并足以影响孔径以致插件困难或造成孔塞无法插件。 孔漏钻 原稿蓝图上应有之孔漏钻 孔多钻 原稿蓝图上无设计之孔多钻。 孔未钻透 孔径上下不一。 导通孔沾锡 导通孔塞漆不全导致沾附锡球或锡渣超过3%(特殊设计者如：BGA…则不允许)。 Via hole Via hole 不得 LAYOUT于SMD锡垫