基于ARM920T核微处理办法器ARM结构.pptVIP

● 数据中止：发生在数据访问时。 当指令预取访问存储器失败时，则预取指令中止不会发生。 若数据中止发生，系统的响应与指令的类型有关。 当确定了中止的原因后，Abort处理程序均会执行以下指令从中止模式返回，无论是在ARM状态还是Thumb状态： SUBS PC, R14_abt, #4 ；指令预取中止 SUBS PC, R14_abt, #8 ；数据中止 以上指令恢复PC（从R14_abt）和CPSR（从SPSR_abt）的值，并重新执行中止的指令。 ● Software Interruupt(软件中断) 软件中断指令（SWI）用于进入管理模式，常用于请求执行特定的管理功能。软件中断处理程序执行以下指令从SWI模式返回，无论是在ARM状态还是Thumb状态： MOV PC , R14_svc 以上指令恢复PC（从R14_svc）和CPSR（从SPSR_svc）的值，并返回到SWI的下一条指令。 ● Undefined Instruction(未定义指令) 当ARM处理器遇到不能处理的指令时，会产生未定义指令异常。采用这种机制，可以通过软件仿真扩展ARM或Thumb指令集。 在仿真未定义指令后，处理器在ARM状态和Thumb状态下执行以下程序返回： MOVS PC, R14_und 以上指令恢复PC（从R14_und）和CPSR（从SPSR_und）的值，并返回到未定义指令后的下一条指令。 4. 异常进入/退出 表2.4 异常进入/退出 表2.4 总结了进入异常处理时保存在相应R14 中的PC 值，及在退出异常处理时推荐使用的指令。 表2.4 总结了进入异常处理时保存在相应R14中的PC值，及在退出异常处理时推荐使用的指令。 注意： ① 在此PC 应是具有预取中止的BL/SWI/未定义指令所取的地址。 ② 在此PC 是从FIQ 或IRQ 取得不能执行的指令的地址 ③ 在此PC 是产生数据中止的加载或存储指令的地址。 ④ 系统复位时，保存在R14_svc 中的值是不可预知的。 5、异常向量地址 异常优先级由高到低的排列次序为：复位、数据中止、FIQ、IRQ、预取指令中止、未定义指令、SWI。 6. 异常优先级（Exception Priorities） 当多个异常同时发生时，系统根据固定的优先级决定异常的处理次序。 异常优先级由高到低的排列次序如表2.6所示。 表 2.6 异常优先级 优先级 异常 1（最高） 复位 2 数据中止 3 FIQ 4 IRQ 5 预取指令中止 6（最低） 未定义指令，SWI 7. 应用程序中的异常处理 在应用程序的设计中，异常处理所采用的方式是在异常向量表中的特定位置放置一条跳转指令，跳转到异常处理程序，当ARM 处理器发生异常时，程序计数器PC 会被强制设置为对应的异常向量，从而跳转到异常处理程序，当异常处理完成以后，返回到主程序继续执行。 当多个异常同时发生时，系统根据固定的优先级决定异常的处理顺序。异常优先级由高到低的排列次序为：复位、数据中止、FIQ、IRQ、预取指令中止、未定义指令、SWI。 第2章 基于ARM920T核微处理器 第2章 基于ARM920T核微处理器 ARM920T简介 ARM920T是ARM920TDMI系列中的一款通用性的微处理器，ARM920TDMI系列微处理器包含如下几种类型的内核。 ? ARM9TDMI：只有内核。 ? ARM940T：由内核、高速缓存和内存保护单元组成。 ? ARM920T：由内核、高速缓存和内存管理单元（MMU）组成。 ARM920T提供完善的高性能CPU 子系统：包括如下方面: ● ARM9TDMI RISC 整数CPU ● 16K字节指令与16K 字节数据缓存 ● 指令与数据存储器管理单元(MMU) ● 写缓冲器 ● 高级微处理器总线架构(AMBA?)总线接口 ● ETM(内置追踪宏单元) 接口 ARM9TDMI采用5级流水线，具体如下。 （1）取指：从存储器中取出指令，并将其放入指令流水线。 （2）译码：对指令进行译码。 （3）执行：把一个操作数移位，产生ALU的结果。 （4）缓冲/数据：如果需要，则访问数据存储器；