制程及不良品分析流程-版本.pptVIP

* AMBIT Microsystems Corporation Chip R/C 製程與原材不良分析流程 Prepared by: Hao-Yung(Josh) Chao Outline Chip Capacitor構造與製造流程 Chip Resistor構造與製造流程 信賴性測試項目 PCB Pad 設計 vs.鋼版開孔設計 Chip R/C不良原因分析魚骨圖 Chip R/C爬錫不良模式定義 Chip R/C不良來源及改善方法 Chip R/C原材不良分析流程 Conclusion 電鍍流程簡介 Chip Capacitor構造 D C1 C2 C3 C4 A Capacitance Equation : (F/m) 介電材料於外加電壓後,晶格內正電荷和負電荷背離移動,造成電雙極現象. cubic Deform 每一層電極交錯長度誤差不可大於10 Microns. 陶瓷基板為介電材料加上少許稀土元素 Example: BaTiO3 + RuO2(藍色) 內部電極可分為兩系列: 貴重金屬: Ag/Pd Base Metal: Ni 外部電極 I 為Ag 或 Cu. 如果外部電極為Cu,