单片机原理及接口技术8.pptVIP

第8章 单片机与外围电路的接口方式 尽管单片机的发展趋势为低功耗CMOS化、功能单片化和体积微型化，向着片上系统趋势发展，但在具体的应用中还是要用到外围接口电路。 单片机外围接口电路按照总线结构分类，可以归纳为四类：1-Wire总线接口电路、SMBUS/I2C总线接口电路、SPI总线接口电路和并行总线接口电路。对于大多数51内核的单片机而言，从硬件结构上不包含1-Wire总线、SMBUS/I2C总线和SPI总线控制接口，需要使用I/O口通过软件模拟这些接口的硬件时序实现相应的接口功能。 8.1 单总线（1-wire Bus）接口电路 8.1.1 概述 单总线（1-wire Bus）是Maxim全资子公司Dallas的一项专有技术，与目前多数标准串行数据通信方式如SPI/I2C/MICROWIRE 不同，它采用单根信号线既传输时钟又传输数据，而且数据传输是双向的。 优点：单总线具有节省I/O口线资源、结构简单、成本低廉、便于总线扩展和维护等诸多。 单总线适用于单个主机系统，能够控制一个或多个从机设备，当只有一个从机位于总线上时，系统可按照单节点系统操作。 8.1.2 硬件结构 单总线就是只有一根数据线，设备主机或从机通过一个漏极开路或三态端口连接至该数据线，这样允许设备在不发送数据时释放数据总线，以便总线被其它设备所使用。单总线端口为漏极开路结构，其内部等效电路如图8-1 所示。 8.1.3 命令序列 典型的单总线命令序列如下： 第一步：初始化 第二步：ROM命令（跟随需要交换的数据） 第三步：功能命令（跟随需要交换的数据） 每次访问单总线器件必须严格遵守这个命令序列，如果出现序列混乱，则单总线器件不会响应主机。但是这个准则对于搜索ROM命令和报警搜索命令例外，在执行两者中任何一条命令之后，主机不能执行其后的功能命令，必须返回至第一步。 ROM命令流程图 8.1.4 信号方式 所有的单总线器件要求采用严格的通信协议，保证数据的完整性。该协议定义了几种信号类型；复位脉冲、应答脉冲、写0、写1、读0和读1。所有这些信号，除了应答脉冲以外，都由主机发出同步信号。并且发送所有的命令和数据都是字节的低位在前，这一点与多数串行通信格式不同（高位在前）。 1．初始化序列（复位和应答脉冲） 单总线上的所有通信都是以初始化序列开始，包括：主机发出的复位脉冲及从机的应答脉冲，如图所示。当从机发出响应主机的应答脉冲时，即向主机表明它处于总线上，且工作准备就绪。在主机初始化过程，主机通过拉低单总线至少480μs，以产生（Tx）复位脉冲。接着，主机释放总线，并进入接收模式（Rx）。当总线被释放后，5k上拉电阻将单总线拉高。在单总线器件检测到上升沿后，延时15-60μs，接着通过拉低总线60-240μs，以产生应答脉冲。 2．读/写时隙 在写时隙期间，主机向单总线器件写入数据；而在读时隙期间，主机读入来自从机的数据。在每一个时隙，总线只能传输一位数据。 3．写时隙 有两种写时隙：“写1”和“写0”。主机采用写1时隙向从机写入1，而采用写0时隙向从机写入0。所有写时隙至少需要60μs，且在两次独立的写时隙之间至少需要1μs的恢复时间。两种写时隙均起始于主机拉低总线，如图所示。产生写1时隙的方式：主机在拉低总线后，接着必须在15μs之内释放总线，由5k上拉电阻将总线拉至高电平；而产生写0时隙的方式：在主机拉低总线后，只需在整个时隙期间保持低电平即可（至少60μs）。 在写时隙起始后15-60μs期间，单总线器件采样总线电平状态。如果在此期间采样为高电平，则逻辑1被写入该器件；如果为0，则写入逻辑0。 4．读时隙 单总线器件仅在主机发出读时隙时，才向主机传输数据，所以，在主机发出读数据命令后，必须马上产生读时隙，以便从机能够传输数据。所有读时隙至少需要60μs，且在两次独立的读时隙之间至少需要1μs的恢复时间。 8.1.5 ROM搜索过程 ROM搜索过程只是一个简单的三步循环程序：读一位、读该位的补码、写入一个期望的数据位。总线主机在ROM的每一位上都重复这样的三步循环程序。当完成某个器件后，主机就能够知晓该器件的ROM信息。剩下的设备数量及其ROM代码通过相同的过程即可获得。 下面是ROM搜索过程实例，假设四个不同的器件被连接至同一条总线上，它们的ROM代码如下所示： ROM1 ROM2 ROM3 ROM4 8.1.6 单