单片机嵌入式系统原理及应用22.pptVIP

3. 单字节单周期指令时序 对于单字节单周期指令，从读取指令代码到完成指令的执行只需要一个机器周期，其时序如图2-10（a）所示。 图2-10（a） 8051单字节/双字节单周期指令时序 2.5.5 外部数据存储器 8051单片机内部有128个字节的RAM作为数据存储器，当需要外扩时，最多可外扩64k字节的RAM或I/O。 2.6 8051单片机并行I/O口 8051的四个端口均是双向的，每个端口由一个锁存器(特殊功能寄存器P0-P3)、一个输出驱动器和一个输入缓冲器组成。 2.6.1 8051 的I/O结构 1. P0 口的结构 P0口是三态双向口，称地址/数据总线口。 P0口用以输出外部存储器的低8位地址。 由于数据和地址是分时输出，故应在外部加锁存器将此地址数据锁存，地址锁存信号用ALE。 P0用于读/写外部存储器的数据（Data）。 当不需要读写外部存储器时，P0口可用作普通的I/O输出端口,此时,需要上拉电阻 P0口可驱动8个LSTTL负载 2. P1 口的结构 P1口有内部上拉单元，每根I/O线路可独立的用作输入或输出。用作输入时，端口的位锁存器必须为1，以关闭输出驱动FET。这时P1口由内部提拉元件拉为高电平，但可以由外部电源拉为低电平。 3. P2口的结构 P2口在系统扩展时作高8位地址线。 如果没有系统扩展，例如使用8051/8751/8951单片机不扩展外部存储器时，P2口也可以作为用户I/O口线使用。 P2口是准双向口。 P2口可驱动4个标准LSTTL负载。 4. P3口的结构 P3口可驱动4个标准LSTTL负载 P3口在以下的情况下作为第二功能使用：串行通信使用，外部中断使用，定时器/计数器使用，扩展外部RAM时使用控制信号。 除上述情况外，则可以当作I/O引脚用。 引 脚 第二功能 * P1.0 T2(定时器／计数器2外部输入) * P1.1 T2EX(定时器／计数器2 俘获／重装触发器) **P1.5 MOSI(ISP Flash 串行编程时指令输入) **P1.6 MISO(ISP Flash 串行编程时数据输出) **P1.7 SCK(ISP Flash 串行编程时外部时钟信号) P3.0 RXD(串行输入端口) P3.1 TXD(串行输出端口) P3.2 (外部中断0) P3.3 (外部中断1) P3.4 T0(定时器／计数器0的外部输入) P3.5 T1(定时器／计数器1的外部输入) P3.6 (外部数据存储器写选通) P3.7 (外部数据存储器读选通) 表2-7 8051 P3口管脚第二功能 注：*P1.0和*P1.1仅在8052中具有第二功能。 ** P1.5、P1.6、P1.7仅在89S系列单片机中作为Flash存储器编程接口。 下面以P1 口为例，说明8051 I/O的读写过程 Writing “1” to Output Pin P1.X D Q Clk Q Vcc Load(L1) Read latch Read pin Write to latch Internal CPU bus M1 P1.X pin P1.X 2. output pin is Vcc 1. write a 1 to the pin 1 0 output 1 TB1 TB2 Writing “0” to Output Pin P1.X D Q Clk Q Vcc Load(L1) Read latch Read pin Write to latch Internal CPU bus M1 P1.X pin P1.X 1. write a 0 to the pin 0 1 output 0 TB1 TB2 * jiahaolai@ Reading “High” at Input Pin D Q Clk Q Vcc Load(L1) Read latch Read pin Write to latch Internal CPU bus M1 P1.X pin P1.X 2. MOV A,P1 external pin=High write a 1 to the pin MOV P1,#0FFH 1 0 3. Read pin=1 Read latch=0 Write to latch=1 1 TB1 TB2 Reading “Low” at Input Pin D Q Clk Q Vcc Load(L1) Read latch Read pin Write to latch Internal CPU bus M1 P1.X pin P1.X 2. MOV A,P1