单片机与嵌入式系统原理第10章嵌入式系统及ARM处理器.pptVIP

第10章 嵌入式系统及ARM处理器 (4）ARMl0微处理器系列 ①支持DSP指令集，适合于需要高速数字信号处理的场合。 ②6级整数流水线，指令执行效率更高 。 ③支持32位ARM指令集和16位Thumb指令集。 ④支持32位的高速AMBA总线接口。 ⑤支持VFP9浮点运算协处理器。 ⑥全性能的MMU，支持WindowsCE、Linux、PalmOS等多种主流 嵌入式操作系统。 。 第10章 嵌入式系统及ARM处理器 ⑦支持数据Cache和指令Cache，具有更高的指令和数据处理能力 。 ⑧ 主频最高可达400MHz。 ⑨内嵌并行读/写操作部件。 ARMl0系列微处理器专为数字机顶盒、管理器（organizer）和智能 电话等高效手提设备而设计，并为复杂的视频游戏机和高性能打印机 提供高级的整数和浮点运算能力。 第10章 嵌入式系统及ARM处理器 （5）SecurCore微处理器系列 SecurCore系列微处理器专为安全需要而设计，提供了完善的32位RISC 技术的安全解决方案，具有特定的抗篡改（resist tampering）和反工程 （reverse engineering）特性。 还具有： ①带有灵活的保护单元，以确保操作系统和应用数据的安全。 ②采用软内核技术，防止外部对其进行扫描探测。 ③ 可集成用户自己的安全特性和其他协处理器。 第10章 嵌入式系统及ARM处理器 SecurCore系列微处理器主要应用于一些对安全性要求较高的应用产品 及应用系统，如电子商务、电子政务、电子银行业务、网络和认证系统 等领域。 （6）StrongARM微处理器系列 ①具有寄存器前推的5级流水线。 ②除了64位乘法、多寄存器传送和存储器/寄存器交换指令外，其他所有 普通指令均是单周期指令。 ③低功耗的伪静态操作。 ④StrongARM的高速乘法器 第10章 嵌入式系统及ARM处理器 ⑤使用系统控制协处理器来管理片上MMU和Cache资源 Intel StrongARM处理器是便携式通信产品和消费类电子产品的理想选择 （7）Xscale处理器 Intel Xscale处理器基于ARMv5TE体系结构，是一款全性能、高性价比、 低功耗的处理器。它提供了从手持互联网设备到互联网基础设施产品的全面 解决方案。 ①数据Cache的容量从8KB增加到32KB。 ②指令Cache的容量从16KB增加到32KB。 ③微小数据Cache的容量从512B增加到2KB。 第10章 嵌入式系统及ARM处理器 ④为了提高指令的执行速度，超级流水线结构由5级增至7级。 ⑤新增乘法/加法器MAC和特定的DSP型协处理器CP0，以提高对多媒体技术的支持。 ⑥动态电源管理，使时钟频率可达1GHz，功耗低至1.6W，并能达到1200MIPS 10.7.2 ARM处理器指令体系结构 （1）ARM处理器指令体系基本版本 迄今为止，将其定义了6种主要版本，分别用版本号1~6表示。 该6种版本的ARM指令集体系结构如下。 第10章 嵌入式系统及ARM处理器 版本v1包括下列指令： ①基本的数据处理指令（不包括乘法指令）。 ②基于字节、字和半字的加载/存储（Load/Store）指令。 ③分支（Branch）指令，包括设计用于子程序调用的分支与链接指令。 ④软件中断指令（SWl），用于进行操作系统调用。版本v1现已废弃不用。 版本v2（2a）在v1的基础上进行了扩展： ①增加了乘法和乘加指令。②增加了支持协处理器的指令。 ③对于快速中断（FIQ）模式，提供了两个以上的影子寄存器。 ④增加了SWP指令和SWPB指令。版本v2现已废弃不用。 第10章 嵌入式系统及ARM处理器 版本v3较以前的版本发生了如下的变化： ①地址空间扩展到32位，除了3G外的其他版本向前兼容，支持26位的地址空间。 ②分开的当前程序状态寄存器CPSR和程序状态保证寄存器SPSR。 ③增加了两种异常模式，使操作系统代码可以方便地使用数据来访问中止异常、指令预取中止异常和未定义指令异常。 ④增加了两个指令（MRS和MSR），以允许对新增的CPSR和SPSR寄存器进行读/写。 ⑤修改了用于从异常（exception）返回的指令的功能。 第10章 嵌入式系统及ARM处理器 与版本v3相比，版本v4作了以下扩展 ： ①增加了有符号、无符号的半字和有符号字节的Load和Store指令 。 ②增加了T变种，处理器可以工作于Thumb状态，在该状态下的指令集是16位的Thumb指令集 。 ③增加了处理器的特权模式。在该模式下，使用的是用户模式寄存器。 第10章 嵌入式