微机原理及接口技术6.6.pptVIP

6.6.1 8251A的主要功能 8251A是一个通用串行输入/输出接口芯片，可用来为8086/8088CPU提供同步和异步串行通信接口，因此也称为通用同步/异步接收发送器(USART)。它能将并行输人的8位数据转换成逐位输出的串行信号，也能将串行信号输入数据转换成并行数据，一次传送给处理器。 6.6 可编程串行接口芯片8251A 6.6.2 8251A的内部结构及外部引脚 8251A由发送器、接收器、数据总线缓冲器、读/写控制电路及调制解调控制电路等5部分组成。 8251A的内部结构框图如图6-30所示。 引脚图如图6-31所示。 6.6.2 8251A的内部结构及外部引脚 图6-30 8251A的内部结构框图 6.6.2 8251A的内部结构及外部引脚 1. 发送器 825lA的发送器包括发送缓冲器，发送移位寄存器(并转串)及发送控制电路3部分。需发送的数据经内部总线锁存到发送缓冲器中。 图6-31 8251A的引脚图 6.6.2 8251A的内部结构及外部引脚 发送器的有关引脚信号如下： TxD——数据发送线，输出串行数据。 TxRDY——发送器准备好信号，输出线，高电平有效。高电平表示8251A已初始化，或发送缓冲器中的数据已经送往移位寄存器，发送缓冲器可以接受新的并行数据。 TxEMPTY——发送器空闲信号，输出线，高电平有效。该信号有效表示移位寄存器中的数据已经全部送出。 ——发送器时钟输入线。 6.6.2 8251A的内部结构及外部引脚 2. 接收器 8251A的接收器包括接收缓冲器，接收移位寄存器及接收控制电路3部分。外部串行数据从RxD端逐位进入移位寄存器中。如果是同步方式，则要检测同步字符，确认已经达到同步，接收器才开始接收数据。如果是异步方式，则识别并删除起始位和停止位。当一组数据接收完毕，便把移位寄存器中的数据并行送入接收缓冲器。 6.6.2 8251A的内部结构及外部引脚 与接收器有关的引脚信号如下： RxD——数据接收线，输入串行数据。 RxRDY——接收器准备好，输出线，高电平有效。 SYNDET/BRKDET——双功能引脚。对于内同步方式，当RxD端接收到指定的同步字符时，SYNDET输出高电平，表示接收器已达到同步。对于外同步方式，SYNDET是输入引脚，用于输入同步字符。 ——接收器时钟输入线，作用与相似。一般情况下，接收器时钟应与发方送时钟一致。 6.6.2 8251A的内部结构及外部引脚 3. 数据总线缓冲器 数据总线缓冲器是CPU与8251A之间信息交换的通道。它包含3个8位缓冲寄存器，其中两个分别用来存放8251A接收器所接收的数据和8251A的状态。 4. 读/写控制电路 读/写控制电路用来接收控制总线的控制信号，并向8251A内部各功能部件发出有关的控制信号，是8251A的内部控制器。 6.6.2 8251A的内部结构及外部引脚 读/写控制电路接收的控制信号如下： RESET——复位信号输入线，高电平有效。 CLK——时钟输入线，为8251A内部提供定时信号。 ——片选信号输入线，低电平有效。 和 ——读和写控制信号输入线，低电平有效。 ——控制/数据选择信号，输入线。 6.6.2 8251A的内部结构及外部引脚 由 、 、 和信号的组合可确定8251A的操作，如表6-5所示。 表6-5 、 、 和信号的组合确定8251A操作 6.6.2 8251A的内部结构及外部引脚 5. 调制解调控制电路 在进行远距离串行通信时，8251A输出的串行数据要经过调制器将数字信号转换成模拟信号，然后通过电话线路传送，接收端再通过解调器把模拟信号转换成数字信号送给8251A串行输入。为实现与调制解调器的连接，8251A提供了以下接口信号： ——数据终端准备好，输出线，低电平有效。 ——数据装置准备好，输入线，低电平有效。 ——请求发送，输出线，低电平有效。 ——允许发送，输入线，低电平有效。 6.6.3 8251A的工作方式及控制字 8251A是可编程的通用同步/异步接收发送器，在使用前，必须由CPU写入一组控制字来设定它的工作方式、字符格式和传送速率等。 1. 方式选择控制字 8251A的方式选择控制字格式如图6-32所示。 6.6.3 8251A的工作方式及控制字 图6-32 8251A的方式选择控制字 6.6.3 8251A的工作方式及控制字 其中B2B1位用来定义8251A采用同步方式还是异步方式，对于异步方式B2B1位还用来确定传送速率。×1表示时钟频率