微机原理及接口技术第2章 80X86及ARM微处理器.pptVIP

图2-12为8086复位操作的时序。 图2-12 8086复位操作的时序 2.2.6 8086 CPU的内部时序 2.最小模式系统的总线操作时序 总线读操作时序 图2-13 8086最小模式读总线周期的时序 2.2.6 8086 CPU的内部时序 总线写操作时序 图2-14 8086最小模式写总线周期的时序 最小模式下的总线请求信号与总线响应信号 图2-15总线请求和总线响应时序 2.2.6 8086 CPU的内部时序 3.最大模式系统基本操作时序 总线读操作时序 图2-16 8086CPU最大模式下的总线读操作时序 2.2.6 8086 CPU的内部时序 （3）指令指针IP 指令指针寄存器IP用来存放下一条指令在CS中的偏移量。当CPU从代码段中取出指令代码的一个字节后，IP自动加1，指向指令的下一个字节。当发生中断或调用时BIU自动将IP的偏移量压入堆栈保存，并调整IP的内容。程序不能直接访问IP，但可通过中断、转移等指令来修改IP的内容。 2.2.2 8086 CPU的基本结构 （4）标志寄存器FR l6位的标志寄存器FR用来显示微机的运行结果或控制机器的操作，只用了其中的9位，6位做状态标志：CF、PF、AF、ZF、SF和OF；3位做控制标志：IF、DF和TF，设置情况见表2-2。 表2-2 8086CPU标志寄存器的设置情况表 2.2.2 8086 CPU的基本结构 状态标志位 CF(Carry Flag)进位标志位：运算中发生进位或借位时，CF＝1；否则，CF＝0。 AF(Auxiliary Carry Flag)辅助进位标志位：字节操作时低4位向高4位有进位或借位, 字操作时低字节向高字节有进位或借位时，AF＝1，否则AF＝0。 OF(Overflow F1ag)溢出标志位：当运算结果超出机器数的表示范围时，OF=1；否则OF=0。 2.2.2 8086 CPU的基本结构 SF(Sign Flag)符号标志位：在进行有符号数的算术运算，当运算结果为负时SF＝l，否则SF＝0。 ZF(Zero F1ag)零标志位：运算结果为零时，ZF=1；否则ZF＝0。 PF(Parity Flag)奇偶标志位：当运算结果的低8位“1”的个数为偶数时，PF＝l；否则PF=O。。 2.2.2 8086 CPU的基本结构 控制标志位 DF(Direction Flag)方向标志位；用来控制数据串操作指令步进方向。DF=0时，变址地址指针SI、DI作增量操作，字节操作增量为1，字操作增量为2；DF＝1时，作减量操作。STD指令可置DF＝1，CLD指令置DF＝0。 IF(Interrupt F1ag)中断允许标志位：控制可屏蔽中断的标志。当IF＝1时，允许CPU响应可屏蔽中断请求；当IF＝0时，禁止响应。STI指令可置IF＝1，CLI指令置IF＝0。 TF(Trap F1ag)陷井标志位：是为程序调试而提供的单步工作方式。TF＝1时，CPU每执行完一条指令就产生一个内部中断，转去执行一个中断服务程序，以便对每条指令的执行结果进行跟踪调查。 2.2.2 8086 CPU的基本结构 2.2.3 8086 CPU的存储器组织 8086 CPU具有20条地址总线，可寻址的存储空间容量为1MB字节，地址范围为0～220-1(16进制表示为00000H～FFFFFH)。如图2-4所示。 1.存储器地址空间和数据存储格式 图2-4 8086CPU的存储器组织图 （1）存储器地址空间 8086系统将其内存储器分成两个512KB存储体如图2-5，一部分叫偶存储体，其中内存单元的地址码都是偶数，如00000H、00002H等，该存储体的数据总线对应接数据总线的低8位。另一部分叫奇存储体，其中内存单元的地址都是奇数，如00001H、00003H等，该存储体的数据总线对应接CPU数据总线的高8位。 图2-5 8086CPU存储器的两个512KB存储体 2.2.3 8086 CPU的存储器组织 两个存储体与CPU总线之间的连接及8086存储器结构如图 2-6所示。 图2-6 8086 CPU与存储器的连接图 8086的奇地址存储体的片选端受控于信号，偶地址存储体的片选端受控于地址线A0。 表2-3 和A0代码组合对应的存取操作 2.2.3 8086 CPU的存储器组织 8086有16根数据线，可以进行l6位或8位运算。存储器内按字节进行组织，两个相邻的字节为一个字，一个字中的每个字节都有一个字节地址，存放的信息若以字节为单位，则数据在存储器中按顺序排列存放；若存放的数据为一个字，则将其低字节存于低地址，高字节存于高地址，并以低地址作为该字的地址。字和字