吉林大学数字电路设计基础课程——vhdl语法.pptxVIP

可编程器件及数字系统设计;VHDL硬件描述语言;第四讲：VHDL硬件描述语言;一、VHDL概述;硬件描述语言HDL：美国Iverson, 1962 VHDL硬件描述语言: 20世纪80年代初, 美国国防部VHSIC计划 目的: 方便电子设计文档的交流和成果的再利用; 1983年提出了硬件描述语言的标准化问题。 1985年，第1版VHDL完成； 1987年，国际电气与电子工程师协会（IEEE）将VHDL语言作为硬件描述语言的工业标准（IEEE1076）； 1988年，美国国防部规定所有官方的ASIC设计都必须以VHDL作为设计描述语言，此后VHDL逐渐成为工业界标准。 1993年，IEEE在87版本的基础上进行了若干修订，增修为IEEE1164标准； 1999年，IEEE又将数字模拟混合VHDL的版本作为工业标准，即IEEE1076.3;; VHDL与电路图设计电路的方式不同： 和电路图设计方式相比： （1）易于修改； （2）设计能力更强； （3）VHDL语言很方便：独立于器件设计；相同的程序代码可以用于不同厂家生产的器件。 ; VHDL语言的程序结构 LIBRARY（USE）----- 库 PACKAGE ------------- 程序包集合 ENTITY -------------- 实体 ARCHITECTURE ----- 结构体 CONFIGURATION ---- 配置语句;一、VHDL概述;Library（库）是用于存放预先编译好的Package（程序包）。 Package （程序包）中定义了基本的常数，数据类型，元件及子程序等。 作用：声明在实体和结构体定义中将用到的 数据类型、元件或子程序等。 声明格式： Library 库名； Use 库名. PACKAGE名.All；; 作用： ENTITY（实体）用于定义电路的外观，即I/O端口的类型和数量。 定义格式： Entity 实体名 is Port( a ： in bit； b ： in bit； c ： out bit)； End 实体名;;端口模式（MODE）有以下几种类型： IN ；OUT；INOUT ；BUFFER 端口模式可用下图说明：（黑框代表一个设计或模块） IN OUT BUFFER INOUT;（3）ARCHITECTURE定义区;（4）CONFIGURATION部分 一个完整VHDL电路设计必须有一个实体和对应的结构体，即实体和结构体对构成一个完整的VHDL设计。 一个实体可对应一个结构体或多个结构体，即一个实体可以有不同的描述方式。 作??：当实体有多个结构体时，系统默认实体选用最后一个结构体，利用CONFIGURATION语句可以任意选择采用哪一个结构体。;定义格式： Configuration 配置名 of 实体名 is for 选用的结构体名 end for； end configuration 配置名 ；; 标识符的定义原则： （1）标识符由字母、数字和下划线组成，a7_； （2）在标识符不区分大小写，ab和AB是一样的； （3）第一个字符必须是字母，即a666； （4）不允许有两个连续的下划线，a__b错误； （5）末尾不能是下划线，mname_错误； （6）标识符不能和关键字相同,如Entity,is等。; 设计范例：2输入与门;LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; Entity and2 is Port( a : in bit; b : in bit; c : out bit); End and2; --实体定义结束。 ;Architecture Na of and2 is Begin c =’0’ when a=’0’ and b = ‘0’ else ’0’ when a=’1’ and b = ‘0’ else ’0’ when a=’0’ and b = ‘1’ else ‘1’; -- 符号=为信号直接赋值符。