EDA程序设计试题及答案讲解.docxVIP

下载本文档

8
0
约 46页
2020-03-13 发布于江西
举报
版权申诉

EDA程序设计试题及答案讲解.docx

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

1．请画出下段程序的真值表，并说明该电路的功能。 LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY aaa IS PORT( oe,dir :IN STD_LOGIC ; a,b : INOUT STD_LOGIC_VECTOR(7 DOWNTO 0 ) ; END aaa ; ARCHITECTURE ar OF aaa IS BEGIN PROCESS(oe , dir ) 输入输出 BEGIN a1 a0 x3 x2 x1 x0 IF oe=’0’ THEN a=”zzzzzzzz”; b=”zzzzzzzz”; 0 0 0 0 0 1 ELSIF oe=’1’ THEN 0 1 0 0 1 0 IF dir=’0’ THEN b=a; 1 0 0 1 0 0 ELSIF dir=’1’ THEN a=b; 1 1 1 0 0 0 ENDIF; END IF ; END PROCESS ; END ar ; 功能为：2－4 译码器…………………………………………..4 分 2．请说明下段程序的功能，写出真值表，并画出输入输出波形。 LIBRARY ieee; USE ieee.std_logic_1164.all; USE ieee.std_logic_arith.all; USE ieee.std_logic_unsigned.all; ENTITY aaa IS PORT( reset,clk: IN STD_LOGIC; q: BUFFER STD_LOGIC_VECTOR(2 DOWNTO 0) ); END aaa; ARCHITECTURE bd OF aaa IS BEGIN PROCESS(clk,reset) BEGIN IF (reset=0) THEN q=000; ELSIF (clkevent AND clk=1) THEN IF (q=5) THEN q=000; ELSE q=q+1; END IF; END IF; END PROCESS; END bd; 功能为：带进位借位的 4 位加/减法器。…………………………………..3 分输入输出波形图如下：………………………………………………………7 分 m [3..0] [3..0] [3..0] 1. 试用 VHDL 语言编程实现 74LS273 芯片的功能。 LIBRARY ieee; USE ieee.std_logic_1164.ALL; ENTITY ls273 IS PORT( 2’ 1’ clr, clk : IN std_logic; d : IN std_logic_vector(7 DOWNTO 0 ); q : OUT std_logic_vector(7 DOWNTO 0 ); 4’ ); END ls273; ARCHITECTURE lock8 OF ls273 IS 1’ BEGIN PROCESS ( clk ) BEGIN 1’ IF (CLR=’0’) THEN q= ; 2’ ELSEIF (clk’event AND clk=’1’) THEN q=d; 3’ ELSEIF ( clk=’0’ ) THEN q=q; 1’ END IF; END PROCESS; END lock8; 3. 请用 VHDL 语言编程实现一个状态向量发生器。 LIBRARY ieee; USE ieee.std_logic_1164.ALL; ENTITY stas IS PORT( 2’ 1’ cp, rst : IN std_logic; p : BUFFER std_logic_vector(7 DOWNTO 0 ); 2’ ); END stas; ARCHITECTURE arstas OF stas IS 1’ BEGIN PROCESS (cp ) 1’ BEGIN IF(rst=”0”) THEN p=; 1’ ELSEIF (cp’event AND cp=’1’ ) 1’ WITH p SELECT p= WHEN ; WHEN ; WHEN ; WHEN ; WHEN ; WHEN ; WHEN OTHERS; 6’ END IF END PROCESS; END arstas; 1. 阅读下段程序，画出该电路的真值表