N阱CMOS芯片的设计 .pptVIP

N阱CMOS芯片的设计 任务：n阱CMOS芯片制作工艺设计 1、MOS管的器件特性参数设计计算； 2、n阱CMOS芯片制作的工艺实施方案（包括工艺流程、方法、条件、结果；分析光刻工艺，画出整套光刻版示意图）； 3、薄膜加工工艺参数计算：分析、设计实现场氧化、栅氧化、多晶硅栅层或掩蔽氧化膜等的工艺方法和工艺条件(给出具体温度、时间或流量、速度等)，并进行结深或掩蔽有效性的验证。 一、MOS管的器件特性参数设计计算 漏极饱和电流IDsat W/L≥4.2349 1.NMOS管参数设计 IDsat≥1mA W/L≥12.8924 跨导gm 截止频率fmax L≤3.08um L=2um W=26um 漏源击穿电压BVDS L≥1.5um 漏极饱和电流IDsat≥1mA 漏极饱和电压 VDsat ≤3V 跨导gm≥0.5ms 截止频率fmax≥1GHz L=2um W=65um PMOS管参数 同一CMOS上，μn=2.0μp， 所以取Wp=2.5Wn 漏源击穿电压BVDS 1、衬底选择 条件：电阻率50Ω?cm 晶向100 选择衬底其最重要的一个电学性能参数是阈值电压，而阈值电压与半导体表面态（界面态）的密度有极大的关系，所以这里重点需要考虑的问题是如何减小半导体的表面态（界面态）密度。为此，首先就要合理选取衬底片的晶向，以保证半导体的起始表面态（界面态）密度最小，这才能很好地控制器件的阈值电压。 对Si晶体，由于其(100)晶面的原子面密度较小，则相应的表面态密度也较小，所以MOSFET器件及其IC都毫无例外地采用了(100)晶面的衬底片。 衬底选择 衬底P-Si 二、工艺流程分析 2、初始氧化 为N阱形成提供掩蔽 SiO2 一次氧化 衬底P-Si 干氧—湿氧—干氧 干氧1200℃，30min 湿氧1200℃，60min 干氧1200℃，30min 计算得厚度为1.178μm 3、一次光刻 为P+提供扩散窗口 阱区光刻 衬底P-Si 电子束曝光 正胶 这种曝光方式分辨率高、掩膜版制作容易、工艺容限大，而且生产效率高 4、一次离子注入 形成N阱，R□=690Ω/□ N阱区注入 衬底P-Si N阱 5、一次扩散（退火推进） 目的：达到N阱所需深度 条件：结深5μm 有限表面源扩散 950℃，2.5h 6、二次氧化 作为氮化硅薄膜的缓冲层 垫氧化层厚度600 ?，干氧氧化 ，1200℃，6.38min 7、氮化硅薄膜淀积 作为光刻有源区的掩蔽膜 厚度1000? ，LPCVD，700℃，16.7min 淀积氮化硅 衬底P-Si N阱 Si3N4 SiO2 7、氮化硅薄膜淀积 作为光刻有源区的掩蔽膜 厚度1000? ，LPCVD，700℃，16.7min 淀积氮化硅 衬底P-Si N阱 Si3N4 8、二次光刻 为磷扩散提供窗口 电子束曝光 正胶 9、场氧 利用氮化硅的掩蔽，在没有氮化硅、经P+离子注入的区域生成一层场区氧化层 厚度1μm，水汽氧化1094℃，1.98h 生长场氧（用于器件隔离） 衬底P-Si N阱 Si3N4 场氧 10、三次光刻 除去P阱中有源区的氮化硅和二氧化硅层 电子束曝光，正胶 11、二次离子注入 调整阈值电压，注入B离子 12、栅极氧化 形成栅氧化层，厚度400 ?，干氧氧化1200℃，19.85min 13、多晶硅淀积 淀积多晶硅层，厚度5000 ? 低压化学气相淀积（LPCVD），630°C，100Pa，33.3min 多晶硅淀积 衬底P-Si N阱 14、四次光刻 形成NMOS多晶硅栅，并刻出NMOS有源区的扩散窗口 电子束曝光，正胶 光刻多晶硅，形成源漏掺杂窗口 衬底P-Si N阱 15、三次离子注入 形成NMOS有源区表面浓度1×1020cm-3，结深0.3μm注入P离子E=40kev~80kev，Q0=8.15×1016cm-2 用光刻胶保护PMOS源漏区，离子注入形成NMOS源漏区 衬底P-Si N阱 P+ N+ N+ 16、五次光刻 形成PMOS多晶硅栅，并刻出PMOS有源区的扩散窗口 电子束曝光，正胶 17、四次离子注入 形成PMOS有源区表面浓度1×1020cm-3，结深0.3μm注入B离子E=25kev~45kev，Q0=2.21×1017cm-2 用光刻胶保护NMOS源漏区，离子注入形成PMOS源漏区 衬底P-Si N阱 P+ P+ N+ N+ B+ 18、淀积磷硅玻璃 目的：保护 LPCVD T=600℃，t=10min 去胶，表面钝化淀积PSG 衬底P-Si N阱 N+ N+ P+ P+ 19、六次光刻 刻金属化接触孔 电子束曝光，正胶 衬底P-Si N阱 光刻接触孔 P+ P+ N+ N+ 20、蒸铝，刻铝