微处理器的体系结构及关键技术.ppt

1 微处理器的功能与构成 2 指令系统（格式、类型、寻址方式） 3 几种典型微处理器体系结构 第三章 微处理器体系结构及关键技术 CPU简化模型 Temp 寄存器组 控制部件 IR AB buffer DB buffer PC ALU 3.1 CPU功能和构成 处理器的基本功能 取指令 根据程序计数器PC中的值，从存储器读出现行指令,送到指令寄存器IR，然后PC自动加1指向下一条指令。 分析指令(译码/解码) 将IR中的指令操作码译码，分析其指令性质。如指令要求操作数，则寻找操作数地址。 执行指令 取出操作数，执行指令规定的操作。根据指令不同还可能写入操作结果。 协调和控制计算机各部件，执行指令序列 指令译码、执行 算数和逻辑运算 与存储器和外设交换数据 提供系统所需控制 CPU功能 数据通路 控制器 CPU 主存储器 输入/输出 处理器基本功能结构 数据通路 通用寄存器R 累加器ACC 程序计数器PC 指令寄存器IR 状态标志寄存器FR 地址寄存器MAR 数据缓冲器MBR ALU ALU总线 基本的二进制算术、逻辑及移位运算；根据运算结果设置状态标志（进/借位、溢出等） 控制器 指令 译码 微命令序列 控制逻辑 时序+控制电平 指令地址计算 取指令 指令译码 计算操作数地址 取操作数 运算 计算操作数地址 存操作数 3.2 处理器设计 指令系统 硬件 软件 硬件功能 设置相应指令（格式、类型、寻址方式） 配置译码逻辑（安排时序、微命令序列） 配置数据通路（ALU、寄存器） 确定总体结构（总线设计） 指令系统 控制器设计 设计步骤 生成中央时钟信号 生成执行基本指令周期所需的控制信号 响应中断或异常事件请求 控制器设计 时序控制部件：脉冲源+分频逻辑；用以产生各种系统所需的、满足时序要求的时钟信号 现代控制器设计趋势: 采用非集中控制模式，I/O和M拥有各自的控制器，从而变为自主的功能部件。 I/O和M采用异步控制。 按照微控制命令的形成方式，控制器可分为随机逻辑和微程序两种基本类型。 随机逻辑体系 ——针对CPU中控制器逻辑 由硬件逻辑实现指令集结构 优化指令结构，以减小硬件逻辑复杂度 可通过简化指令减少所使用的门电路总数从而减少制造费用。 指令集结构与硬件逻辑方程之间存在着密切联系， 设计过程复杂。 重用性差，设计成果很少能再利用到以后的新CPU设计中。 适用于较简单的指令集结构。 ① 程序计数器的值经MUX送到存储器； ② 存储器送回的指令写入指令寄存器； ③ 程序计数器加1后回写； ① 寄存器堆中的某个地址寄存器通过MUX寻址存储器，获得ALU的一个操作数； ② 另一个操作数来自于寄存器堆中的数据寄存器； ③ ALU的结果值被回写入寄存器堆。 指令集结构驱动硬件的逻辑方程 定义所需的指令集结构； 根据指令集决定硬件逻辑及状态机； 硬件逻辑方程反馈到指令集结构 对指令集结构做必要的修改和优化； 最大限度地减少逻辑复杂度； 随机逻辑CPU的设计步骤 指令集结构 硬件逻辑方程 微码体系 指令由若干微指令组成，每条指令对应一组微指令（微码），对指令的译码从硬件逻辑设计变成设计微指令（软件）。 指令 微码 控制逻辑 由于在指令和控制逻辑中间增加“微码” 对指令的解释更灵活——修改指令集不需要重新设计硬件 芯片的纰漏可能通过微码修复——“微码补丁” 适用复杂指令，减少指令数，提高读取指令速度 指令集与硬件逻辑设计分离 μpc decode 微码ROM μIR 每个指令周期开始将存储器中的指令写入IR 指令译码，确定执行这条指令的微码程序在微码ROM的起始地址，将这个地址写入μpc μpc通过寻址微码ROM，得到微码，写入μIR μIR译码后通过控制线向机器提供控制信号 μpc地址加1得到下一条微指令地址，重复上述过程，直到该指令的整个微码程序结束 IR 指令 微控制 μ译码 +1 μpc decode MicrocodeROM μIR μdecode Register File Temp ALU Result PC Memory IR 基本时钟周期 存储器读 寄存器读 存储器写 寄存器写 数据通路 微指令涉及的控制信息 微操作所需的数/地址 微操作执行的算术逻辑功能 存储器读写操作 控制多路分支的逻辑条件 下一个微地址 微码结构与随机逻辑结构比较 随机逻辑结构 微码结构 硬件设计与指令集 同步设计、优化 指令集设计不影响硬件 性能比较 逻辑硬布线，速度快，缺乏灵活性；适用于简单指令集 需微码控制逻辑，开销大；灵活好，适应复杂类型指令，减少指令数量 一条指令 一个微程序 （一组微指令） 多个微操作（微控制） IR译码 μIR译码 3.3 指令系统设计 机器指令要素