【课件】jias1电路基础.pptVIP

* * While output capacitance makes full swing transition (from VDD to 0), internal nodes only transition from VDD-VTn to GND C1, C2, C3 on the order of 0.85 fF for W/L of 0.5/0.25 NMOS and 0.375/0.25 PMOS CL of 3.2 fF with no output load (all diffusion capacitance – intrinsic capacitance of the gate itself). To give a 80.3 psec tpHL (simulated as 86 psec) 将基本逻辑运算进行简单的组合—组合成如下常用复合逻辑 “异或”/“同或”逻辑 “与或非”逻辑 “或非逻辑” “与非逻辑” 常用复合逻辑 * 组合逻辑电路的分析和设计方法 组合逻辑电路图 写出逻辑表达式 分析方法步骤： 化简 说明功能 列真值表 已知逻辑电路 说明逻辑功能 分 析 * 形式变换 写出表达式 并简化 组合逻辑电路的设计方法 根据实际逻辑问题 逻辑电路 设 计 步骤： 确定输入、输出 列出真值表 分析题意，将设计 要求转化为逻辑关 系，这一步为设计 组合逻辑电路的关键 根据设 计要求 画逻辑电路图 选择所需 门电路 * 例1：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。用与非门实现. 解: 1.首先指明逻辑符号取“0”、“1”的含义。三个按键A、B、C按下时为“1”，不按时为“0”。输出量为 Y，多数赞成时是“1”，否则是“0”。 组合逻辑电路的设计方法 * 2.根据题意列出真值表 A B C Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 3. 逻辑化简： Y= AC + BC + AB * 4、用与非门实现逻辑电路 A B C Y * 教学内容 逻辑电路基础 CMOS逻辑电路 * CMOS逻辑电路 输入/输出信号：高电平（假设为5V）表示逻辑‘1’，低电平（0V）表示逻辑‘0’ 电源：VDD和GND，直流恒压 由增强型NMOS和PMOS器件构建电路 实现‘与、或、非’等逻辑功能 * * MOS器件 M：metal O：oxide S：semiconductor D S G B MOS 器件 D S G G S D D S G NMOS 增强型 PMOS 增强型 B NMOS with Bulk Contact MOS作为四端器件有D,G,S,B四个电极 在设计中，同类型的MOS器件的衬底一般接相同的电位 为了简便，有时只画出3端，而默认衬底接电源/地 * 逻辑电路中的MOS器件 D S G B NMOS * MOS开关 A Switch! |V GS | An MOS Transistor 分析数字电路功能时候可以把MOS管看作是一个电压控制的开关 当控制电压高于阈值电压，开关闭合，低于阈值电压，开关断开 * 练习题 标明每个MOS晶体管的栅、源、漏极，分析它们的工作状态，设所有晶体管的阈值电压的绝对值都是1V。 分析过程：数字CMOS电路 根据器件在电路中的连接关系，确定电流方向，确定器件的源漏端 根据器件的Vgs，判断器件开关的通断，确定逻辑功能 定量分析：根据源漏电压和Vdsat判断导通器件的工作区，根据器件电流列出电路的支路电流方程，解方程求出节点电压和支路电流 * CMOS电路—反相器 一个输入，一个输出 1个NMOS，1个PMOS 器件连接关系 Vin作为PMOS和NMOS的共栅极 Vout作为共漏极 VDD作为PMOS的源极和衬底端 GND作为NMOS的源极和衬底端 V V in out * CMOS反相器的功能 Vin=0，NMOS截止，PMOS导通， 稳态Vout= VDD ,“1”； Vin= VDD，NMOS导通，PMOS截止 , 稳态Vout=0V,”0”； V in = V DD V DD V out = 0 V out = V DD V in = 0 V DD 反相器的工作特点： Vout=Vin； 稳态单管导通，没有直通电流 * CMOS电路—与非门