VerilogHDL模型的不同抽象级别教学文案.pptxVIP

设计和验证部分;在前面8章里我们学习了Verilog 硬件描述语言的发展历史、主要用途、基本概念和基本语法。在设计和验证部分（9--18章）里我们将通过许多简单和容易理解的例子分成十章由浅入深地讲解： ;不同抽象级别的Verilog模型和他们的作用 如何编写和验证简单的纯组合逻辑模块； 如何编写和验证简单的时序逻辑模块； 可综合模块的标准风格和注意事项； 如何对简单电路模块进行功能的全面测试； 复杂的数字系统是如何构成的； 怎样根据系统需求，把组合逻辑和时序逻辑配合起来设计复???的数字系统模块； 怎样完整地验证所做的设计，以保证设计的正确性。 ;在阅读课本的基础上，同学们可以通过在计算机上自己动手做一遍课本上的实验练习示例，再结合思考题改进设计，并验证改进后的设计是否达到了要求，来达到学习的目的。只有通过艰苦的练习才能够掌握设计的诀窍。 ;第九章 Verilog HDL模型的不同抽象级别;Verilog模型可以是实际电路不同级别的抽象。 所谓不同的抽象级别，实际上是指同一个物理电路，我们可以在不同的层次上用Verilog语言来描述它 只从行为和功能的角度来描述某一电路模块，就称它为行为模块 从电路结构的角度来描述该电路模块，就称它为结构模块 ;抽象的级别和它们对应的模块类型常可以分为以下五种，Verilog语法支持数字电路系统的五种不同描述方法: 系统级(system) 算法