Differential-Pair-走线注意事项.docVIP

Differential Pair 走線注意事項 1凡遇到Connector 有另加防ESD的零件時,請依下圖走法 2凡Differential Pair由pin腳拉出時,請將斜邊拉至pin腳尖端 3Differential Pair的線長差異太多時,tune等長步驟如下: Step1.先試著在打VIA的地方適當的繞線 Step2.如果線長還是有所差異,請點選delay tune,且在options的Sawtooth Gap中key上1x width Step3.點選需要加長的net ,按mouse右鍵把Single trace mode打勾 Step4.將點選的net往外提高一格 Step5.先測量tune線的space .length 是否符合 S12S. 及length 3W Step6.此例子為4/4/4的Diff pair , S1=2S未符合規範,因此必需再手動將Air gap 往下調至S12S 點選Slidemouse右鍵選Temp group點選tune線最高線段 mouse右鍵選Complete再往內拉至S12S Step5.再次測量tune線的space .length 是否符合 S12S. 及length 3W 差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，什么另它这么倍受青睐呢？在PCB设计中又如何能保证其良好的性能呢？带着这两个问题，我们进行下一部分的讨论。 何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对走线就称为差分走线。 差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面： ????a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。?????b.能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。?????c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。目前流行的LVDS（low voltage differential signaling）就是指这种小振幅差分信号技术。 Altium?Designer中使用差分对布线 ? (2011-10-09 20:06:28) 转载▼ 标签：? ad ? altium ? designer ? 差分 ? 布线 分类：? 电子技术 Contents Language 在原理图中定义差分对 在PCB中查看和管理差分对 在PCB中定义差分对 适用的设计规则 设置设计规则的辖域 使用差分对向导定义规则 差分对布线 包括管脚交换的FPGA设计中全面的差分对支持 差分对中对信号完整性的支持 ?还可查阅 差分信号系统是采用双绞线进行信号传输的，双绞线中的一条信号线传送原信号，另一条传送的是与原信号反相的信号。差分信号是为了解决信号源和负载之间没有良好的参考地连接而采用的方法，它对电子产品的干扰起到固有的抑制作用。差分信号的另一个优点是它能减小信号线对外产生的电磁干扰(EMI）。 差分对布线是一项要求在印刷电路板上创建利于差分信号（对等和反相的信号）平衡的传输系统的技术。差分线路一般与外部的差分信号系统相连接，如连接器或电缆。 需要注意的是在一对差分双绞线上耦合系数最好能大于90%，但在实际差分线路上一般耦合系数均小于50%。现在专家的意见是PCB布线的任务并不是使指定的差分阻抗能达到指标要求，而是使差分信号经过外部的电缆传送后到达目标器件仍能保持良好的信号质量。 著名的工业高速PCB设计专家Lee Ritchey指出成功的差分信号线路设计并不要求达到指定的差分阻抗，而是要达到以下几点要求： 让每条线路的信号阻抗是输入的差分电缆阻抗的一半 在接收端使两条线路都分别达到各自的特征阻抗 两条差分信号线要等长，使其能在逻辑器件的容限范围内。一般差分信号线长度之差在500mil内是可以接受的 布线时让差分线路边接边一同走线，使得即使绕过障碍时也能保证长度能相互匹配 差分线路在能保证信号阻抗下可以切换板层进行布线 如需获得更多相关信息，可参阅Lee W. Ritchey的论文Differential Signaling Doesnt Requ