EDA设计技术教学课件第2章可编程逻辑器件.pptxVIP

第2章 可编程逻辑器件;基本结构;2.1 可编程逻辑阵列PLA;2.2 可编程阵列逻辑器件PLD;2.3 通用逻辑阵列器件GAL;2.4 CPLD结构;;2.4.1 逻辑阵列块;;逻辑阵列块;2.4.2 逻辑单元;2.4.3 用户Flash存储器块;2.4.4 输入输出口;遵循JTAG协议对CPLD进行编程或边界扫描测试 CPLD增加了快速输出口，以大幅度减少输出延时和传输延时而不需要使能信号或输入信号;2.5 FPGA结构;2.5.1嵌入式乘法器;嵌入式乘法器;2.5.2 输入输出口;FPGA的输入输出口;2.5.3时钟网络和锁相环逻辑块;时钟选择和时钟控制块;锁相环逻辑PLL由时钟输入、时钟切换逻辑、分频计数器、锁定控制电路、相位比较器、滤波器、压控振荡器、多路开关、范围检测电路、延时补偿等组成。 PLL分为两种：通用PLL和多用途PLL，通用PLL主要用于FPGA的外设或接口时钟，多用途PLL用于收发器时钟。;多用途锁相环逻辑PLL结构;2.5.4高速差分接口;FPGA的LVDS接口电路结构;FPGA的BLVDS接口电路结构;2.5.5 存储器块;2.5.5.1 单端存储器;单端存储器的框图及其时序;2.5.5.2 简单双端方式存储器;2.5.5.3 纯双端方式存储器;纯双端方式存储器框图及其时序;2.5.5.4 移位寄存器;FPGA的嵌入式移位寄存器;2.5.5.5 ROM