第七章 内建自我测试(Built-in Self Test).docVIP

第七章 內建自我測試(Built-in Self Test) 7.1前言 在數位科技演進下，超大型積體電路 ( Very Large Scale Integration )已經有戲劇性的影響，這些影響不僅使VLSI減少製作面積與製造成本，同時也增加電路的複雜度。就這成效上而言VLSI的技術的確帶來性能上的重大改善。在這些VLSI實現的系統中，令人樂見的改善成就了效率與成本上很大的利益。然而，這樣的好處卻也對VLSI的未來造成一些問題，其中的一個問題就是電路測試，因為隨著積體電路容量的成長，逐漸使測試變得更為困難。 高數量原件和有限的輸出入是VLSI電路的特徵，但傳統的測試方式在這領域中卻時常變的沒效率且不能令人滿意。針對時序性線路的自動測試試樣產生器( Automatic test pattern generation )甚至不能用在許多大型積體電路(LSI)上，因此如同前章所敘，針對具測試能力的測試技術，像是串列掃描(serial scan)的設計是必須實現的。但對VLSI的電路來說，此測試技術仍然涉及巨量的測試試樣與模擬花費，以及大量的測試輸出入資料與巨量測試時間，因此為了延續VLSI工業成長，包含測試試樣產生器與外部提供測試試樣途徑的測試方法學是必要的。 對於任何途徑來說，以下的目標要求是必須的: 有高且容易證明的失效涵蓋率，產生最少測試試樣，最小的性能衰減，能在實際工作速度