原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
实验一 七段数码管显示译码器设计
一、实验目的
（1）熟悉VHDL转向控制语句的用法；
（2）熟悉共阴极数码管的工作原理
（3）用VHDL语言设计七段数码管显示译码器，并仿真，下载验证其功能；
二、实验原理
7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用VHDL译码程序在FPGA或CPLD中实现。
图1 共阴极数码管
图1是共阴极数码管的原理图。当各段分别接高电平时，相应段点亮，构成不同的组合，显示不同的数字。如当a,b,c,d,e,f接高电平，g接低电平时，数码管显示数字0。
三、实验内容
（1）用case…when…语句实现七段数码管显示译码器的设计，用四个按键来做输入，当输入值从0000到1111时，数码相应显示0—F；
（2）仿真所编程序，验证其正确性。
（3）锁定引脚，下载到实验板上，观察效果。
引脚锁定建议：输入脚（34-37）、输出脚（5-11）
四、思考题
（1）用其它语句实现七段数码管显示译码器，并写出源程序
（2）讨论语句WHEN OTHERS语句的作用。
五、实验报告
根据以上的实验内容写出实验报告，包括设计原程序，仿真波形图及思考题。
附录：
文档评论（0）