3组合逻辑电路习题解答.docxVIP

3 组合逻辑电路习题解答 3 组合逻辑电路习题解答 PAGE # 自我检测题 1组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关，与以前的输入 信号 无关 。 在组合逻辑电路中， 当输入信号改变状态时， 输出端可能出现瞬间干扰窄脉冲的现 象称为竞争冒险。 8线一3线优先编码器74LS148的优先编码顺序是 匚、G、T5、…、T0，输出为 Y2 Yo。输入输出均为低电平有效。 当输入77 i6 TI…70，输出Y2 Y0为 010 。 3线一8线译码器74HC138处于译码状态时，当输入A2A1A0=001时，输出Y7 ~ Y0 =。 ?实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 ?根据需要选择一路信号送到公共数据线上的电路叫 数据选择器。 7?一位数值比较器，输入信号为两个要比较的一位二进制数，用 A、B表示，输出信 号为比较结果：Y（aB）、Y（a= b）和Y（ab），则Y（ab）的逻辑表达式为 AB。 能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。 9 ?多位加法器采用超前进位的目的是简化电路结构 x 。 （V,x ） 组合逻辑电路中的冒险是由于 引起的。 A .电路未达到最简 B .电路有多个输出 C .电路中的时延 D .逻辑门类型不同 用取样法消除两级 与非门电路中可能出现的冒险，以下说法哪一种是正确并优先 考虑的？ A .在输出级加正取样脉冲 B .在输入级加正取样脉冲 C .在输出级加负取样脉冲 D.在输入级加负取样脉冲 当二输入 与非门输入为 变化时，输出可能有竞争冒险。 A . 01~ 10 B . 00~ 10 C. 10~ 11 D . 11~01 译码器74HC138的使能端E1e2E3取值为 时，处于允许译码状态。 A . 011 B. 100 C. 101 D. 010 .数据分配器和 有着相同的基本电路结构形式。 A.加法器 B .编码器 C.数据选择器 D .译码器 .在二进制译码器中，若输入有 4位代码，则输出有 个信号。 A . 2 B . 4 C . 8 D . 16 .比较两位二进制数 A=A 1A0和B=B1B0,当A B时输出F=1，则F表达式是 TOC \o 1-5 \h \z A . F Ai Bi B. F A| A° Bi B° C. F Ai Bi Ai Bi Ao Bo D. F Ai Bi Ao Bo 17.集成4位数值比较器74LS85级联输入Ia b、Ia=b、Ia b分别接00i，当输入二个 相等的4位数据时，输出Fab、Fa=b、Fab分别为 。 门。B . ooiC. iooA. 01018 .实现两个四位二进制数相乘的组合电路，应有B . 9 C . 10A. 819 .设计一个四位二进制码的奇偶位发生器D. 011 门。 B . ooi C. ioo A. 010 18 .实现两个四位二进制数相乘的组合电路，应有 B . 9 C . 10 A. 8 19 . 设计一个四位二进制码的奇偶位发生器 D. 011 —个输出函数。 D. 11 （假定采用偶检验码） 个异或 在图T3.2。中，能实现函数 F AB BC的电路为 2o. 电路（b） i B C C 一 Ao Yo B 一 Ai Yi A 一 A2 丫2 丫3 丫4 1 — Ei 丫5 0 E2 丫6 0 ―c E3 丫7 o 74LSi38 Yo :: (c) Y7 (b) 图 T3.20 C .电路（c） D.都不是 1 . 1 .分析图P3.1所示组合逻辑电路的功能, 并说明电路的逻辑功能。 要求写出与-或逻辑表达式，列出其真值表, AB C图 P3.1 A B C 图 P3.1 解：CO=AB+BC+AC ABC (A B C)CO ABC (A B C)AB BC ABC (A B C)ABBCAC ABC AAB BC AC BAB BC AC CAB BC AC ABC AB BCC BAC AC C AB B A ABC AB C ABC A BC S AC 真值表 A B C S CO A B C S CO 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 CO电路功能：一位全加器， A、B为两个加数，C为来自低位的进位，S是相加的和， CO 是进位。 2?已知逻辑电路如图 P3.2所示，试分析其逻辑功能。 图 P3.2 解: (1)逻辑表达式 P1 ABC , P2 BR B ABC , P3 AR AABC , P4 CR CABC F P2P3P