3算术逻辑运算部件.pptVIP

3.2.1 加法单元 ( 全加器 ) 本位进位 本位和 加法单元 i A i B i C i ∑ i 本位操作数 低位进位 C i ? 1 ? 一个输入为 1 时 , ∑ i 为 1, C i 为 0 ; ? 两个输入为 1 时 , ∑ i 为 0, C i 为 1 ; ? 三个输入为 1 时 , ∑ i 为 1, C i 为 1 。 (1) 加法单元逻辑表达式之一 ∑ i = (A i ⊕ B i ) ⊕ C i ? 1 C i = A i B i + (A i ⊕ B i )C i ? 1 A i 和 B i 均为 1 或 A i 和 B i 有一个为 1 且 C i ? 1 为 1 电路实现 : C i ∑ i A i B i C i – 1 ⊕ ⊕ ∑ i = (A i ⊕ B i ) ⊕ C i – 1 C i = A i + B i + (A i ⊕ B i )C i – 1 (2) 加法单元逻辑表达式之二 ∑ i = (A i ⊕ B i ) ⊕ C i – 1 C i = A i B i + (A i ⊕ B i )C i – 1 C i ∑ i A i B i C i – 1 A i B i ⊕ ⊕ 电路实现 : ∑ i = (A i ⊕ B i ) ⊕ C i – 1 C i = A i + B i + (A i ⊕ B i )C i – 1 3.2.2 并行加法器与进位逻辑结构 并行加法器：即用多位全加器一步实现多位数同时相加。 ∑8 A 8 B 8 A 7 B 7 A 2 B 2 A 1 B 1 C 0 ∑7 ∑2 ∑1 缺点 : 存在进位信号的串行传递 , 速度慢。 1. 并行加法器 特点 : 各位同时相加 例 . 8 位数相加。 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 2. 并行加法器的进位链改进 （ 1 ）进位信号的基本逻辑关系 所以 Ci = Gi + Pi Ci- 1 本地进位或绝对进位 条件进位或传递进位 令 Gi = AiBi Pi = Ai + Bi = Ai + Bi 或 Pi=Ai + Bi Ci = AiBi + (Ai ⊕ Bi)Ci-1 Ci = AiBi + (Ai ⊕ Bi)Ci-1 Ci = AiBi + (Ai + Bi)Ci-1 或 或 进位产生函数 进位传递函数 （进位条件） 注意： G i 和 P i 只与 A i 和 B i 有关 , 与进位无关。 （ 2 ）串行进位 特点：进位信号逐位形成。 设 n 位加法器 1 ）逻辑式 C 1 = G 1 + P 1 C 0 C 2 = G 2 + P 2 C 1 C n = G n + P n C n - 1 2 ）结构举例 C2 G2 P2 C1 G1 P1 C0 Gi Pi Ai Bi Ai Bi （ 3 ）并行进位 特点：各位进位信号同时形成。 设 n 位加法器 1 ）逻辑式 C 1 = G 1 + P 1 C 0 C 2 = G 2 + P 2 C 1 = G 2 + P 2 G 1 + P 2 P 1 C 0 C n = G n + P n C n - 1 = G n + P n G n - 1 + … + P n P n - 1 … P 2 P 1 C 0 n + 1 项 缺点：高位的进位形成逻辑中输入变量增多，实现困难。 2 ）结构举例 Ai Bi Gi ⊕ Pi Ai Bi G2 P2 G1 P1 C0 C2 C1 （ 4 ）组内并行、组间并行 设 16 位加法器， 4 位一组，分为 4 组： 4 位 4 位 4 位 4 位 第 4 组 第 3 组 第 2 组 第 1 组 C16 ~ C13 C12 ~ C9 C8 ~ C5 C4 ~ C1 C0 C16 C12 C8 C4 分级同时进位 1 ）第 1 组进位逻辑式 组内： C 1 = G 1 + P 1 C 0 C 2 = G 2 + P 2 G 1 + P 2 P 1 C 0 C 3 = G 3 + P 3 G 2 + P 3 P 2 G 1 + P 3 P 2 P 1 C 0 组间： C 4 = G 4 + P 4 G 3 + P 4 P 3 G 2 + P 4 P 3 P 2 G 1 + P 4 P 3 P 2 P